Microchip公司的小型低引脚数闪存PIC 单片机具有小巧灵活的特点，为开发、设计和生产过程带来诸多便利。PIC 系列单片机采用小型封装，更适用于对体积和大小有严格限制的应用场合。
PIC 单片机的特点简介
PIC 单片机的数字特性
PIC 系列单片机采用RISC架构，低档型号有33条指令，中档型号只有35条指令。该款小型单片机集成了多种数字外设；I/O引脚可提供高达20mA的拉电流或灌电流，可直接驱动LED或MOSFET；集成了8位或16位定时器，及常见的I 2 C、SPI等串行通信接口。部分单片机更集成了EEPROM，可以用于存储函数或查表参数。
混合信号特性
PIC 单片机集成了多种混合信号外设，这些小型PIC 单片机沿袭了传统的模拟外设，包括带有Flip-Flop触发输出模式的比较器，该比较器可设置成迟滞比较器，其功能与555定时器电路类似。片上具有模数转换器（ADC）以及超低功耗唤醒功能，利用此功能可延长外部电池的使用寿命。除此之外，也新增了一些混合信号的外设，例如带有自动关断功能的数字脉宽调制器，这在某些开关电源中非常重要。当特定的外部事件（如过压或过流）发生时，PWM输出将被禁止，从而起到有效保护的作用。而利用模拟PWM外设，用户可以产生多相PWM信号，而使用电压比较器还可以改变脉冲宽度。片上的并联稳压器可以输出5V恒定电压，为单片机或其它负载供电。
开发环境支持
PIC 系列单片机不但具有丰富的硬 件资源，也有很好的软件开发环境。Microchip公司免费提供Mplab集成开发环境，可以支持所有小型闪存单片机的程序开发，该环 境集成了编辑器、汇编器和编译器。如果只使用汇编语言进行程序开发，则完全可以利用该环境完成代码的编写、编译、调试、仿真以及二进制代码的生成。新器件的编程非常简便，既可以使用传统的Mplab ICD2工具，也可以使用PICKit2编程器。Mplab ICD2是集串行编程器和在线调试器于一体的工具。两种工具均采用USB接口，使用方便。
内部监控电路和支持特性
由于Microchip单片机在片上集成了丰富的监控电路和外设资源，在进行嵌入式系统设计时可以省掉不少外部元件。片上的监控电路和支持特性包括：（1）内部4/8MHz振荡器，可继续分频，最低可达32KHz，也可用作系统时钟；（2）双速启动功能，指在单片机使用外部振荡器作为主时钟时，单片机会先依靠内部振荡器运行，直到外部振荡器稳定；（3）振荡器失效切换功能，在外部振荡器失效时，单片机会自动切换到内部振荡器，处理异常事件；（4）某些小型单片机可以实现外部晶振和内部RC振荡器时钟的切换；（5）内置看门狗定时器、欠压复位等监控电路，用于处理程序运行过程中不可预测的问题；（6）内置了稳压器。
图1 并联稳压器结构 （略）
图2 8引脚PIC12F510低档单片机（略）
图3 PIC16F616中档单片机集成并联稳压器 （略）
表（略）
并 联稳压器实际是与单片机V DD 并联的稳压二极管，外部的输入电压通过串联电阻限流，使稳压二极管上的电压固定在5V。选择合适的串联电阻，可以使外部输入电压达到500V。串联电阻的选择可以参考相关文献。
典型单片机功能介绍
表1是Microchip小型低引脚数中低档单片机列表，其中黑色字体部分是旧型号，红色字体部分是新型号，大部分型号的产品都内置了比较器、ADC、通信外设及PWM等。
PIC12F510是一款8引脚的低档单片机，它集成了5个I/O引脚和一个输入引脚，内置一个8位定时器及一个8位的ADC。12F510具有休眠模式，虽然没有中断，但是具有引脚电平变化唤醒和比较器输出变化唤醒功能。12F510小封装、低成本的特点使其在需要模拟信号的应用中极具竞争力。
图4 新的20脚PIC16F677中档单片机 （略）
图5 PIC12F683用于飞机模型中的直流有刷电机控制（略）
图6 PIC16HV785开关电源设计 （略）
图7 使用ADC的传感器监控 （略）
P IC16F616是内置并联稳压器的中档单片机，片上集成了一个10位ADC、两个8位定时器、一个带有门控功能的16位定时器、两个带触发输出的比较器，以及一个带H桥驱动能力的捕捉/比较/PWM模块。这个增强型PWM模块可驱动单端、半桥或全桥。
新的PIC16F677是20引脚的中档单片机，该单片机集成了一个10位模数转换器、两个带触发输出模式的比较器以及具有地址屏蔽功能的SSP模块。其中模数转换器的外部输入通道高达11路，内部输入通道两路。比较器是完全可编程的。
典型应用
PIC系列小型单片机所具有的灵活性使其可以应用在各种场合下。下面列举了常见的应用实例。
直流有刷电机控制
这是PIC12F683应用在飞机模型中控制 驱动电机的实例。12F683上集成了模数转换器，可以用来检测电池电压（GP1脚）。利用12F683上集成的PWM输出功能可驱动MOSFET，从而控制马达（GP2脚），由于GP2脚的大电流输出功能，电路中可以省掉MOSFET驱动电路。门控功能（GP4脚）可以接收远程信号，实现马达转速的控制。片上集成的E2PROM可以用来存储速度控制变换表。这时，仍有三个管脚未被使用，可以根据需要作为配置引脚或实现用户接口。
开关电源的设计
PIC16HV785片上集成了模拟比较器、运算放大器以及模拟的PWM发生器，利用其CCP输出产生误差放大器所需的参考电源，RB6脚可以用来实现开关电源的使能功能，模数转换输入脚RB5则用来检测输入电源电压。可以实现开关电源启动时所需的延时时序、供电电压的欠压锁定、过流检测、可编程可校正的输出电压等。利用内置的其它比较器和PWM输出还可以设计多输出电源。
传感器监控
ADC的参考电压可以通过编程设定是采用V DD 还是内部参考电压，如果使用V DD 作为参考电压，还可通过内置的0.6V或1.2V参考电压来进行校准。并且可以通过多路转换器的控制器来实现对多路传感器的监控。
通信功能应用
PIC系列小型中低档单片机的通信功能可分成两大类，即SSP模块和增强型USART模块，前者可以用于处理SPI、Microwire及I 2 C带地址屏蔽的从模式，后者用于处理同步或异步通信。增强型USART还带有间隔监测、生成以及自动波特率检测功能。
更多详细内容，敬请登陆m.188betcom手机版
在线座谈网址：
h ttp://seminar.chinaecnet.com/060907/jchf.asp
问答选编
问：在自动化线上电源＜强电和弱电＞有接地线的前 提下还有很大干扰，有何解决方法？
答： 1 .在MCLR上应该加102、103或104的瓷片电容；2.在 有可能产生Latch up的引脚（输入输出都有可能， 视 具体情况而定），在靠近MCU引脚的地方串入 50-1K欧姆的电阻；3.对于不用的I/O， 两种处理方 法 ：1）设置成输入，接上拉或下拉电阻，避免I/O间 直 接短路连接；2）设置成输出，输出高就接上拉电 阻，输出低就接下拉电阻。
问： Microchip小规模芯片的串行通信主从（1-128)系统 （ 比如：上位机用16F877，下位机用12F635）的解决 方案？
答： 可 以采用485通信。16F877有硬件UART，软件易 写 。12F635没有硬件UART，可以用软件实现，在 M icrochip网站可以下载到实现软件UART的应用 笔记。
问： 1 0F206内含一个比较器，若想用它做一个调制波 形，如何正确配置？
答： 使 用PIC10F206和简单的外围电路就可以灵活的生 成 各种频率和幅度的波形。例如方波、正弦波等 等 。您可以使用通用I/O或配合模拟比较器模 块、 定 时器模块等来实现这些功能，从而满足您 的应用 要求。
问：PICkit开发工具的具体配置及支持的器件？
答：PICkit开发工具的配置很简单，您启动PICkit PC端 软 件，在FILE中导入您的hex文件，再按编程器的 操 作方式操作即可。支持的器件可以参照readme 文件。
问：和PIC16C7X器件一起使用ADC，ADC的结果往往不 精确，这是什么原因?如何解决?
答：ADC的结果不精确的问题有多种可能的原因：
1. 对输入的信号进行必要的滤波；
2. 地线可能会有噪声干扰，改进布线；
3 ..晶振电路的干扰，可以在休眠模式中进行转换。
问：如果做一个多串口转以太网串口的服务器，使用什 么单片机最佳，是否有推荐的开发板?
答：PIC18F/24F/H系列都可以。Microchip有以太网开发 子 板AC1640 21以及PLUS AC164023等可嵌入到 您 现 有的开发板中。
问：请介绍6引脚和8引脚PIC单片机的接口通信模式 及如何设定?
答：Microchip 的6引脚及8引脚PIC单片机，大多数以 简单、可靠著称。一般不集成通信模块，但是用户 可使用其I/O引脚软件模拟串行通信接口。
问：使用比较器的传感器监控和使用ADC的传感器监 控的适用范围？
答：使 用比较器的传感器监控，是用Timer1的门控或 计数的功能来实现，转换速率相对较慢，适用在低 频 信号场合；使用ADC的传感器监控，比较直观、快 速，但片内ADC分辨率有限。
问：PIC16F630在5V电压下，使用内部RC管脚1/4输出， 测出频率在980KHz左右是否正常?
答：理论值应该是1M的输出，如果是980K，误差在2% 之 内，系统温度可能偏高。可以调整一下晶振的 校准值，直至误差在1%之内。
问：多 相PWM马达控制论中，边沿对准和中心对准有 什么不同?
答：边沿对准容易造成干扰，有可能导致晶体管同时导 通；而中心对准就可以避免。也就是说，PWM的占 空比是从中心开始计算，不是从边沿开始计算。
问：带间隔检测、生成和自动波特率的USART，能够自 适应调整自身的波特率吗?
答：可以的,您可以使用自动波特率检测的功能。Microchip EUART的特性如下：1.支持LIN协议 ,可产生break； 2.可用break唤醒MCU；3.自动波特率检测；4.地址 检测。
问：单片机的外部程序存储器的型号有哪些？怎样使用？
答：PIC单片机采用的是哈佛总线结构。不建议使用外 部 程序存储器，如果您所选用的型号程序空间不够 大，可以选择具有更大程序空间的型号。
问：自动关断数字脉宽调制器（PWM）和模拟PWM有什 么区别？仅仅是一个是数字，一个是模拟的吗？
答：PWM的自关断功能是指当有一个外部事件发生时， P WM输出将被禁止。这些 事件有可能来自INT引 脚、比较器输出等。这个功能可以防止外部意外 事件发生，造成外部应用电路损害，如过压过流等。
关 于模拟PWM外设，用户可以基于其产生多相的 P WM信号，而且还能使用电压比较器来改变脉冲 的宽度。详细信息请参看相关芯片的数据手册。
问：PICkit 2 Debug Express 和 ICD2 有何区别？
答：ICD2是Microchip传统的在线调试及编程工具。 目 前支持绝大多数Flash芯片， 如PIC16、PIC18、dspic30 及dspic33系列。
P ICkit2是低成本简易型编 程工具，提供了基本的 I CD2风格的调试功能 ，目前该调试功能仅支持 PIC16F917。
问：演示中所说的低档和中档PIC MCU，它们的主要性 能差别是什么?价格上差多少?
答：主要的区别在于程序总线。PIC单片机是哈佛结构 的，程序空间和数据空间是分离的，总线也是分离 的 。这样就可以将程序总线做成不同的宽度，演 示 中提到的低档单片机的总线是12位字长的，中 档是14位字长的。当然还有很多资源上的不同。
问：Microchip 8位MCU能否应用在工业环境下，有何措 施 保证器件在强干扰下正 常工作，外接阻容元件能 保证可靠复位吗？
答：这取决于系统的EMI/EMC设计，详细信息可参阅 Microchip网站EMC设计中心。在复位脚外接阻容 元 件，其具体类型、参数取决于具体应用。考虑ESD 等 因素，可在复位脚接10K左右上拉电阻、0.1uF去 耦 电容滤掉高频杂讯。
问：16F639单片机RC3引脚复用众多，怎么才能正确选 择不同的功能？
答：根据设计要求选用所需功能，然后使能相应寄存器 并 禁止其它复用功能，要注意I/O方向的设置 。
本文讨论了传统的DSP设计方法所遇到的挑战和难题，介绍了Xilinx公司联合Mathworks公司提出的基于模型的DSP加速设计的流程，涉及Matlab/simulink、Sysgen及AccelDSP软件。
传统DSP开发流程遇到的挑战
随着各项软硬件技术的发展，数字信号处理的应用越来越广泛，同时系统的复杂度也越来越高，在最短的时间内开发出市场所需的产品已经成为企业成功的关键，也是开发人员面临的挑战。在传统的解决办法中，整个项目开发周期可分成四个阶段：需求和规范的定义、算法的设计与开发、系统软硬件的实现及测试与验证。在这种传统的开发流程中，缺少一个必要的工具把四个阶段有机的联系起来，从而导致了开发过程中的种种问题，例如基于文本的需求分析和规范定义，导致了不同的人产生不同的理解，使得最后开发出的产品可能不符合客户的需求；其次，在设计阶段可能需要昂贵的物理原型来验证算法是否满足要求；而在实现阶段，通常利用手工方法完成编码，不但费时费力，而且不可避免的引入人为失误。以上问题如果等到最后的测试验证阶段才得到修正，不仅会增加开发成本，严重的会延误开发周期，增加开发风险。
基于模型的DSP设计流程
针对上述问题Mathworks公司和Xilinx公司联合推出了基于模型的DSP设计方法（如图2所示），通过Matlab/simulink建立系统模型。首先在计算机上完成算法的设计、仿真；而后通过Mathworks公司和Xilinx公司的自动代码生成工具，得到能在硬件上运行的源代码，如C代码或HDL代码；最后下载到硬件平台上进行软硬件的协同仿真或者实时验证。
在基于模型的设计流程中，我们通过系统模型将设计项目开发周期的四个阶段有机的结合在一起，从需求到算法、从算法到代码一一对应。无论在哪个阶段发现问题，都能及时、方便地进行定位、查错，这样既可以保证设计和需求的一致性，又可以避免手工编码的冗长过程，有效的保证项目的开发周期。
另一方面，从系统实现的器件和平台来看，传统的DSP器件或通用器件已经越来越难满足系统复杂度的快速增长需求。传统的器件由于其固有的结构特点，较难完成如并行计算等对性能要求较高的应用。而FPGA作为一种典型的以资源换取性能的器件，随着工艺水平的不断提高，其规模越来越大，性价比也越来越高，而且其内部的大容量本地存储器、高速I/O、以及一些专用的DSP处理单元，大大的提高了FPGA在数字信号处理领域的应用潜力。目前FPGA广泛应用在一些高性能领域，例如3G基站、雷达信号处理、高分辨率图像处理等，这些都是传统器件所不能完成的。
Xilinx DSP开发工具
Xilinx公司结合Simulink 工具提供了一个完整的数字信号处理设计环境，同时支持基于图形和基于语言的开发流程。它可以将Simulink 模型和算法以及一些现成的源代码，包括C/C++、VerilogHDL及VHDL等，转换成能够在硬件上运行的源码，并通过后端的综合、布局布线工具等完成整个系统的设计。其主要工具包括实现Matlab M语言算法FPGA代码转换的AccelDSP Synthesis及完成Simulink模型到FPGA过渡的System Generator for DSP。两个工具都可以加速算法的仿真设计，除此之外还提供了部分算法的IP核、参考设计，以及各种型号的硬件平台。这些都可以与基于模型的设计流程进行无缝集成。
Mathworks公司的Matlab是一款强大的数值计算软件，其中的Simulink软件可以用于动态搭建各种系统模型，提供众多模块资源。它涉及通信、数字信号处理等各个领域，更重要的是Simulink的开放性允许其它工具进行集成，方便扩展。
S ysgen是Simulink集成的模块库之一，包含数字信号处理模块、系统设计模块以及硬件设计模块，满足不同用户的需求。它可以完成算法设计、FPGA协处理以及数字信号处理的FPGA验证和调试。Sysgen内建了90多个算法模块，这些算法模块集成了FIR滤波器设计工具，支持各种系统模型，能够自动处理定点逻辑，生成RTL源码。此外 Sysgen中提供了系统资源评估模块，可以在综合实现之前准确的计算需要的FPGA资源。Sysgen支持自动的硬件在回路仿真，可以从Simulink模型自动生成FPGA的二进制流文件，并下载到硬件板卡上运行，达到硬件加速仿真的目的，使仿真速度提高1000倍以上。除了支持20多种标准板卡外，用户还可借助向导进行板卡自定制。如果需要用软核来实现算法，则可以通过嵌入式处理器核来实现。它可以与Xilinx公司的Platform studio集成，并通过共享内存的接口设置实现细节。通过提供黑盒模块，Sysgen还允许用户集成原有的RTL源码，同时支持Modelsim协同仿真：通过Simulink生成测试向量，输入到Modelsim中仿真某段RTL代码，并把结果返回到Simulink进行观察和分析。
AccelDSP是Xilinx提供的能够直接实现M语言到RTL代码转换的工具。可以自动完成浮点算法到定点算法的转换、RTL代码生成、RTL验证、门级验证、以及硬件在回路验证等FPGA实现所需的全部步骤。AccelDSP通过分析算法的动态仿真结果，可以确定正确的字长和定标。它提供了GUI界面，允许用户动态的调整字长、定标、饱和及取整方式，当前设置的仿真结果可以通过AccelProbe工具反映出来，包括上溢和下溢的报告等。此外AccelDSP支持IP- Explorer技术，可以尝试以不同的硬件结构实现同一个算法。
Accelware是一个参数化的IP包，其中包含了一些典型算法的IP核，涉及数值计算、信号处理及通信领域。由Matlab模型自动生成定点C/C++代码可以进一步加速定点验证。
利用模型的设计流程，结合Simulink、Sysgen及AccelDSP从软件算法到硬件FPGA的无缝集成，有助于快速完成设计到验证的整个开发流程。
更多详细内容，敬请登陆m.188betcom手机版
在线座谈网址：
h ttp://seminar.chinaecnet.com/060920/jchf.asp
问：需要设计一些什么样的模型？如何来设计加速DSP设计的模型？在模型的选择上有什么原则？
答：对设计什么样的模型并没有限制。利用Simulink可 以 设计任何一个信号处理系统。加速DSP系统的 设 计，需要具体问题具体解决，比如使用Simulink中 的定点工具可以加速定点系统的仿真速度。
问：Simulink模型中是否只转换中间的处理模块?不同 输入输出是否也会产生影响?
答：Simulink中有很多输入输出模块，不同的功能模块 和 不同的设置肯定会产生不同的影响。在构建模 型 的时候，要考虑速率的匹配、数据类型的匹配等 问 题，所以很多地方都需要转换，不一定只有中间 的 处理模块才能够转换，只要碰到需要匹配的情况， 都要考虑转换。
问：模型的确立需要考虑哪些因素?DSP设计工具主要 有哪些?如何验证模型的可行性及准确性?
答：模型的确定主要根据设计的算法或系统指标来确 定 ，Xilinx FPGA DSP算法的工具有底层开发工具 ISE/XPS等，系统级别设计工具主要是System Gen e rator for DSP和AccelDSP，它可以 把算法设计与 FPGA连接在一起，加快设计速度。
对 于验证模型的可行性及准确性，主要是设计时 应尽量与现实环境逼近，通过不断的仿真、参数调 整 以使设计达到系统的设计指标，如考虑信号的 动 态范围等因素。如果模型达到了系统要求，可 以 通过Matlab自动代码生成功能将模型转化为系统 可实现代码，下载到硬件平台上去验证。
问：我手上现在有一个做好的Simulink模型，怎么使用 S ystem Generator来把这个模型下载到Xilinx 的FPGA 上，有哪些主要的步骤？
答：用Simulink搭建好的模型，所有的算法模块都来自 于Simulink的模块库，这些模块不能直接进行面向 X ilinx FPGA的代码转换，需要用System Generator 中 提供的DSP IP核对模型进行重新修改，而后利用 代 码生成工具将模型生成可综合的RTL代码，并调 用 ISE完成对这些代码的综合、布局布线等工作， 最 后生成一个bit流文件，下载到硬件板 卡上运行。
用System Generator修改过的算法模型仍然可以在 S imulink中进行仿 真，如果想把这个模型 与其它 Simulink模型进行相连，必须调用System Generator 提 供的一些接口模块来实现数据格 式、速率等方面 的转换。
问：代码的效率、可读性、可重用性如何？
答：关于效率。我们有一些测试报告，能够证明AccelDSP 自 动生成的代码效率与手工编写代码的效率基本 是一致的。
关 于可读性和可重用性。AccelDSP生成的代码具 有 很好的可读性，我们可以修改，也可以把这些代 码 和自己手写的代码结合在一起 ，重复使用在多个 不同的项目中。
问：在 使用Matlab进行FPGA设计时,如何提高母片 利用率？提高安全性是否会降低母片利用率？
答：这 个问题可能需要通过Matlab对具体的设计进 行分析优化，如通过量化分析，用尽量少的位 宽 来 满 足设计的要求，以减少芯片资源。
问：能否详细介绍一下IP-Explorer技术？
答：AccelDSP支持一种叫做IP-Explore的技术，允许尝 试 通过不同的硬件结构来实现同一个算法。例如， 如 果我们要实现y=sqrt(a)/sin (b)的算法，可以有三 种不同的结构：对于12bit或者更低的精度，使用双 向 表结构较为合适，但相比于其他结构，该 实现方 法 的资源增长的很快；对于输入字长 比较中等的 情况，可以使用线性内插查找表来实现，而对于输 入 字长较大，最好是选用Cordi c算法结构，AccelDSP 工 具中提供了不同的实现结构，可以根据用户的需 求进行灵活的设置和探索。
问：结合Mathworks的Matlab和Simulink工具，Xilinx提 供 了两个开发工具，实现了从算法模型到Xilinx F PGA硬件芯片和板卡的无缝集成开发流程。这两 个工具分别是什么？不同之处是什么？
答：在 Xilinx面向数字信号处理开发的环境中，包含的 主 要工具有两个：AccelDSP和Sy stem Generator。一 个 是AccelDSP Synthesis，用于实现从M atlab 的M 语 言算法到FPGA的转换；另 一个是Sy stem Generator， 用于实现从Simulink模型到FPGA的过渡。两个工 具 进行代码转换的源头，一个是M atlab，一个是 Simulink，这是最大的不同之处。其它的不同之处， 主 要是工具使用过程中的一些细节。但是两个工 具 是可以集成在一起使用的。选择哪一个工具， 主要取决于客户自己使用工具的习惯。
问：A ccelDSP和System Generator能否把模型转化成 D SP软核代码，能否自动将大的模型进行软硬件分 割？
答：A ccelDSP和System Generator不能把模型转化成 DSP软核代码,也不能自动将大的模型进行软硬件 分割。这两个工具都是针对Xilinx FPGA设计的。
问：Sysgen自动生成的代码量很大，MS很多都是一些 开关函数，这样生成的bit流会不会很大？
答：Sysgen自动生成的代码许多是用来仿真的，所以看 起 来代码量很大。值得注意的是与手写VHDL代码 一样，它与设计人员的水平有关。
问：如何将CPU软核与自己设计的逻辑连接起来？
答：如 果您使用的是Sysgen，您可以与Xilinx EDK实现 无 缝接口，生成CPU软核。如果您使用的是Xilinx ISE，您可以利用Xilinx EDK工具设计带有Xilinx CPU 软核的FPGA系统。
问：Xilinx FPGA中所嵌入的软核DSP是不是可以通过编 程完成大部分外设功能？
答：Xilinx没有软核DSP，针对Xilinx FPGA内的数字信号 处 理，我们提供了增强型DSP48 slice。该DSP48 slice可以在V4 FP GA中实现高达500MHz的工作频 率 ，它由可用于实现大多数信号处理任务的乘 法器 和 累加器组成。如果您非常熟悉HDL语言，您可以 直接利用我们的ISE软件进行您的系统设计。
问：FPGA或CPLD选型过程中，总会涉及到器件的容量 问题：过小，资源不够；过大，觉得浪费。只能根据 经验选型？或Xilinx有相关的应用推荐？
答： Xilinx的System Generator自带一个资源估计器，可 以 快速评估设计中使用的资源。它的精度高达+/- 5%。 利 用资源估计器提供的信息，我们可 以选 择合适的 平 台。Xilinx还提供了封装移植通路，而无需对 PCB 重 新布线。您在开发过程中可以利用容量较大的 FPGA着手设计，在生产过程中可以利用同一个PCB 把设计移植到容量较小的FPGA上。
问：对于在FPGA中嵌入DSP的算法，它的优缺点和发 展 前景如何？目前 开发工具越来越多，例如可以 用 模型直接生成目标 代码，这样的工具是不 是更 好的加快产品的研发、缩短开发周期并降低开发 难度？
答：优点是速度快，弹性高。随着数字信号处理的复杂 度越来越高，速度要求越来越快，当前DSP芯片的 处理性能稍显不足。Xilinx不断提高其在数字信号 处理领域的芯片性能，如DSP48、POWER PC等。同 时 也提供解决复杂算法设计的工具，如AccelDSP 和System Generator，将算法仿真和芯片实现相统 一，降低设计难度、缩减设计周期。
问：相对于传统开发流程，基于模型的设计流程有何优 势？
答：在 基于模型的设计流程中，我们通过模型作为桥 梁，把项目开发周期的不同阶段有机的结合起来， 填补了传统开发流程中系统设计和硬件实现之间 的鸿沟，无论在什么阶段发现问题，都可以很方便 的 进行定位和查错。这样，既保证了需求和设计的 一 致性，又避免了手工编码调试的复杂冗长的过 程，可以大大加速整个项目的开发周期。另外，由 于与仿真的无缝结合，可以对系统指 标进行深入 的探索，提高系统的性能。
问：在浮点到定点的转换中确定字长和定标的过程麻 烦吗？
答：过程不麻烦。AccelDSP提供了很多辅助的工具来 帮 助您进行字长的确定和定标，还帮助您了解这些 设置对硬件资源的占用情况。您可以比较多种设 置，进行优选。
问：Accelware的IP核与Xilinx FPGA的IP核之间有无对 应关系?
答：目前Accelware的IP与Xilinx FPGA的IP 是分别实现 的 ，存在一定的差别。以后这两个库会合而为一 。 另 外，用户可以 对 AccelDSP IP核 中的代码进 行修改 。 |
