|
|
|
高带宽 I/O 总线解决方案支持新一代嵌入式系统
|
|
High Band Width I/O Bus Solution Support New Generation
Embedded System
|
|
■PMC-Sierra 公司 MIPS 处理器部门总工程师 Brian Holden
|
微处理器的性能每18个月便提高一倍，而I/O总线体系结构的性能每3年才可提高一倍。这样，I/O瓶颈就妨碍了处理器与内存子系统领域的革新，进而限制了整体系统性能。
除了复杂化的处理器系统设计，系统还连接了众多传统总线 包括 ISA、VL-Bus、AGP、LPC、PCI-32/33和PCI-X以支持品种繁多的设备。这样就增加了系统的复杂性，
再加上总线仲裁和网桥逻辑活动设备，最终性能才能达到标准要求。许多传统总线需要连接芯片包的信号针脚正在日益增加。这些增加的针脚需要额外的电源与接地针脚才能提供足够的电流回路。额外电源会产生增加的热量，最终导致系统设备崩溃。
复杂 3D 图形处理、高速联网、无线通信，以及软件应用程序对于带宽日益增长的需求将使当今本已过荷的 PCI 总线不堪重负。此外，诸如
MP3 音频、v.90 调制解调器、USB、1394 和 10/100 以太网界面功能的增加也在竞相耗用剩余带宽。总而言之，这些带宽需求都大大超出了
PCI 总线的能力。
使用综合 I/O 总线解决方案可实现高性能
HyperTransport 链路是集成电路间的一种高速度、高性能的点对点连接，可为嵌入式应用提供高性能链路，并可支持多处理系统实现高度扩展。HyperTransport
提供的通用总线类型可降低系统内的总线数目。其可扩展的体系结构使当前使用的诸如 PCI、PCI-X 和 AGP 等 I/O 总线体系结构的总线业务吞吐量大大增加。
HyperTransport 能够提供高性能嵌入式应用（例如，组网和通信）所需的较高数据速率， 32位宽链路支持的最高总带宽为每秒
12.8 千兆字节。HyperTransport 使 PC、服务器、网络和通信设备中部署的芯片能够以快于当前技术允许的速度范围彼此沟通，从而使多处理系统可实现高度扩展。
例如，PCI 以 133 MB/s 的速率传输数据；PCI-X 以 1 GB/s 的速率传输数据；InfiniBand 以1.25GB/s
到 4GB/s 间的速率传输数据。HyperTransport 的 12.8 GB/sec 的数据传输速率比 PCI 64/66 MHz
的传输速率快 50 倍，比 PCI-X 的传输速率快 12 倍，比 4 通道InfiniBand 解决方案的传输速率快 10 倍。HyperTransport
是 InfiniBand 和 1GB/10GB 以太网解决方案的补充技术，为系统内的这些高带宽设备提供了一种现成的解决方案。
200-800MHz 的高速可扩展解决方案
灵活的 HyperTransport I/O 总线体系结构是一种适用于嵌入式系统的综合解决方案。时钟速率范围介于 200 MHz 与
800 MHz 之间，每个时钟周期传输 2 位。2、4、8、16 和 32 位的标准总线宽带允许为每个特定应用定制 I/O 总线特性，并且不对称总线带宽可支持上流和下流带宽要求。HyperTransport
提供的宽泛总线带宽与速度选项可满足当前和未来嵌入式系统的电源、性能和成本要求。对于需要高速、低延迟时间和可扩展性的任何应用（包括联网、电信、计算机与高性能嵌入式应用）来说，该技术可大大增强其性能。（见图
1）
HyperTransport 编程模式可与现有模式兼容，仅需对现有操作系统和驱动程序软件进行微小的改动。HyperTransport
可使系统设计人员能够通过交换技术开发出极为复杂且性能卓越的可扩展联网拓扑结构，同时也可维护和提高现有传统 PCI 基础设施的可扩展性和性能。
HyperTransport 对 PCI 和诸如 InfiniBand 和 3GIO 标准等新兴技术进行了补充。
多年来 PCI 总线一直被视为通用插座，HyperTransport 与 PCI 软件的后向兼容使开发人员可以保留 PCI 兼容驱动程序软件，同时也可利用
HyperTransport支持的性能优势。HyperTransport 能够作为 PCI 66/64 和基于 PCI-X 的系统的中间总线，使网络设备制造商仅做微小的体系结构改动即可扩展端口数目及其系统带宽。此外，HyperTransport
的可扩展网络结构也可满足未来设备转换需要。
灵活的 I/O 体系结构
HyperTransport 基于两条点到点单向链路，该链路由数据通路、控制信号和时钟信号构成。每个数据通路都可为 2 到 32 位宽。命令、地址可与数据共享数据通路。链路由数据通路、控制信号和一个或多个时钟信号组成。基于
HyperTransport 技术的完整系统由带有 HyperTransport 端口的处理器、输入链路与输出链路，以及连接到 HyperTransport
总线的任意 I/O 通道组成。
HyperTransport 体系结构分为五层，其结构与开放式系统互连 (OSI) 参考模式类似。物理层包括数据、控制和时钟线路；数据链路层包括初始化和配置序列、周期循环冗余检查
(CRC)、断开连接／重新连接序列、流量控制与错误管理信息包，以及其他信息包的二字节帧；协议层包括命令、命令运行的虚拟通道以及控制命令流量的排序规则；传输层使用协议层提供的元素执行读与写等操作；会话层包括协商与电源管理状态变化、中断，以及系统管理活动有关的规则。
HyperTransport 技术中所用的信号传输技术是一种低压差分信号 (LVDS) 形式，这种形式需要的针脚与线数较少。使用较少的针脚数可使小型产品的成本较低，同时也简化了板的设计、布置路由和信号完整性问题。HyperTransport
采用了增强 LVDS 技术，该技术的开发宗旨是改进未来处理技术的性能，并确保 HyperTransport 技术标准具有较长的使用期限。由于收发器内置在控制器芯片中，该设计还降低了整体系统成本和电源要求。
HyperTransport 测试
HyperTransport 技术已授权给芯片厂商，如基于 MIPS并 面向网络与通信市场的 64 位微处理器的领先供应商--PMC-Sierra
公司。目前PMC-Sierra 公司已将 HyperTransport 总线集成到其适用于服务器和通信系统的新型 RISC 处理器中。该公司首例
HyperTransport 实施是将此技术应用在其新一代高性能处理器--基于 MIPS 指令集体系结构的 1 GHz RM9000x2
双中央处理单元 IC。
RM9000x2 是一种可扩展的多处理体系结构，其可解决业界普遍存在的高速缓存系统内的处理器之间数据传输缓慢问题，并可在单个 CPU
产品上提供更加出色的吞吐率。凭借以 1 GHz 运行的双 CPU 核心，RM9000x2 可实现最佳性能，而只消耗 5 瓦的电量。RM9000x2
的高速 I/O 连接--包括一个 500 MHz、8 位的 HyperTransport 总线界面--支持高速设备的性能要求，例如，边缘路由器、核心路由器和企业服务器。
除了 HyperTransport 接口，RM9000x2 的高速总线集成界面包括 DDR SDRAM、 SysAD 和本地总线，可提供访问主存储器的低延迟时间并为
I/O 设备提供很高的带宽。HyperTransport I/O 总线可提供 16 GB/s 的总线带宽，从而使处理器实现最佳性能。此外，HyperTransport
接口还可轻松连接到多种高速联网外围设备上。（见图 2）
现已有超过 44 家公司获得许可采用 HyperTransport 规范，许多公司已推出融入该技术的产品。除 PMC-Sierra
公司的 RM9000x2 外，HyperTransport 技术还正与 Altera 公司的 APEX II FPGA、AMD 公司的
Opteron、Broadcom 公司的 BCM1250、NVIDIA 公司的 nForce、Teradyne 公司的 Tiger
以及 Xilinx 公司的 Virtex II FPGA 相集成。
|
|
