摘 要：详细介绍Zarlink公司的数字网络接口芯片MT9172的内部结构、工作原理以及数据传输方式，给出了其在基带 数据调制解调器中的应用。

主题词：数字网络接口, 调制解调器, 回波抵消, 二相差分编码

MT9172是Zarlink半导体公司采用其专利制造技术ISO2 CMOS工艺生产的一种数字网络接口电路（简称DNIC），可以在一对线上以80Kbit/s或160Kbit/s的最高速率全双工传输数据，线路传输码型为二相差分码，具有定时信息丰富、便于不停业务的误码测试的优点。该芯片支持ISDN的2B+D数据格式，可以用于窄带ISDN中，作为网络终端设备（NT1）的用户线接口；也可以应用于需要在两根线上高速传输数据的其他各种场合。采用MT9172可以实现兼备语音和数字功能的智能电话设备，也可以用较低的价格完成计算机网络内的连接；而且，由于其数据传输的透明性，这种芯片还能被设计成高速的数据基带调制解调器。

MT9172的基本性能特点

1.采用自适应回波抵消技术，在单对线上实现全双工数字传输。

2.线路传输速率可选：80Kbit/s或160kbit/s；最大传输距离可达4公里（对于普通双绞线而言）。

3.系统侧采用ST-BUS，兼容ISDN的2B+D数据格式。

4.具备帧同步和时钟提取能力。

5.作为MODEM时，透明传输数据。

6.采用+5V的单电源供电，功耗很低（典型值约为50mW）。

芯片封装形式及引脚功能描述

MT9172有DIP、PLCC和SSOP等三种封装形式，下面以22脚的双列直插式封装（DIP）为例，介绍其引脚功能。（见下页表一）

MT9172的结构与工作原理

图2是MT9172芯片的内部结构框图，它主要包括发送接口、接收接口、线路接口（LIN、LOUT）、回波抵消器、扰码/解扰码器、二相差分编码/解码器、收发时序与控制电路以及时钟锁相环路等几部分电路。发送和接收接口又都包含一个数据/语音接口（DSTi/Di、DSTo/Do，简称DV口）和一个控制/数据接口（CDSTi/CDi、CDSTo/CDo，简称CD口），DV口用于传送语音编码或其它用户数据信息，CD口用于传送各种控制信息和低速数据。

图1 MT9172引脚排列(略)
图2 MTT9172内部结构框图(略)
表1 MT9172的引脚功能(略)
表2 MT9172工作方式选择(略)
图3 线路数据振结构(略)
图4 CD口数据传输时序(MODEM方式)(略)
图5 DV口时序(DV双口方式，80Kbit/s)(略)

MT9172有多种工作方式，可以通过方式选择端MS0~MS2进行设定（见表二）。"MODEM"和"数字网络"（以下简称"DN"）是两种主要的工作方式。在DN方式下，线路输出ISDN的2B+D数据，此时，DV口和CD口是标准的ST-BUS；而在MODEM方式下，DV口和CD口是透明的串行数据流。另外，其工作方式还有主/从以及单/双口之分。主方芯片的时间基准信号和帧同步时钟由外部高稳定度的时钟源提供，而从方则直接从线路上提取。在一个数据传输链上，必须一端工作在主方式，而另一端工作在从方式。双口工作时，DV口和CD口都有效；而单口工作时，所有的信息都通过DV口传递，CD口无效。（见表二）

下面分别介绍DN和MODEM方式下的工作原理，以及DV口和CD口的功能。

1.DN方式

在DN方式下，MT9172从DV口和CD 口以 2.048Mbit/s的速率接受ST-BUS数据流（包括承载信道B1和B2、控制信道C以及低速数据信道的信息），并以串行方式发往线路。发往线路的信息包括B信道数据、D信道的D0位（80Kbit/s时）或D0与D1位（160Kbit/s时）以及C信道的一位辅助位（HK）和同步位（SYNC），同步位以1、0交替的方式区分不同的帧，用于远端提取帧定位信息，其帧结构如图3所示。为了避免伪同步的发生，首先通过一个预扰码器，将数据按照一个与同步位相关的预定多项式扰乱。而且，采用一个主方和从方算法不同的扰码器，使该算法满足接收的近端和远端数据流之间有正交关系，从而保证回波抵消器正确行使功能，以提高全双工数据传输的质量。扰码后的NRZ数据分别经过差分编码和二相编码，由带通滤波器滤波后，从LOUT端子发往线路。二相差分编码信号的离散性和衰耗很小，可以缩短线路的响应时间，减小符号间的串扰，并且有助于接收端的时钟提取。

LIN端的接收信号是多个信号的叠加，既包括收自远端的有用信号，也包括发送信号、各种反射信号和近端信号的延迟等不希望有的信号。接收信号首先通过一个由求和放大器和低通滤波器组成的前置抵消器，对近端信号部分消除（这一功能也可以通过将"Precan"脚置高电平而禁用）。经过前置抵消的接收信号与来自回波抵消器的回波估算值相减，两者的差值分成两路输出：一路作为误差信号输入到回波抵消器，在回波抵消器内部，根据误差信号的符号，回波估算值相应地增加或减小，而新的估算值又存储回RAM中；另一路经过比较器整形后送到二相接收器进行译码，然后送到解扰器和解预扰器，按照原来的变换多项式进行反变换，得到原始的数据并从中提取同步位，由接收接口进行信道分离，按照不同信道的时序将相应数据输出到合适的端口上。

2.MODEM方式

在调制解调器方式下，必须用双口工作，D信道和两个B信道都不再存在，线路口仍为80Kbit/s或160Kbit/s，但没有了同步位开销，只有透明数据传输。DV口可以传输所有数据，而CD口只能运载C信道数据，发送和接收数据分别与TCK和 RCK时钟同步（见图4），CLD信号变低时，表明CD口的数据有效。它只用于装载或锁定C信道的输入和输出，而与DV口的数据无关。

3.DV口和CD口的工作时序

在DN方式下，DV口以2.048Mbit/s的ST-BUS帧结构工作，每帧32个时隙，每时隙8位（高位在前）。如果是双口方式，B1、B2信道由DV口传输，而C、D信道通过CD口传输。当以80Kbit/s工作时，只采用DV口32个可用时隙中的时隙0来传输B1信道（见图5）；160Kbit/s时，除了占用时隙0外，还占用时隙16，分别承载B1和B2信道。

CD口包含C信道和D信道，C信道用于芯片和系统间传递控制信息与状态信息；D信道用于在线路和系统间收发信令和低速数据，D信道只在DN方式下有效，其速率可选（8、16或64Kbit/s），由控制寄存器的"DINB"位控制。CD口的数据时序关系如图6所示。

而单口工作时，B1、B2、C和D信道都通过DV口传输，CD口禁用。D信道一般在时隙0传输，C、B1和B2信道分别占用时隙1、时隙2和时隙3。速率为80Kbit/s时，则B2不存在。

图6 CD口时序(DN双口方式)(略)
图7 实用的MODEM硬件框图(略)

图3是DN方式下，发往线路的数据帧结构图，在速率为80Kbit/s时，自然没有B2信道，也不传递"HK"和"D1"位。

用MT9172实现的基带数据MODEM

利用MT9172芯片设计数据调制解调器，必须正确设定工作方式。图7是一个实用的基带数据调制解调器硬件连接框图。该MODEM工作在双口方式，图中，方式控制端MS2通过开关K与地或+5V连接。当MS2接地时，MT9172工作在主方式；MS2接+5V时，MT9172工作在从方式。主方式工作时，10.24MHz时钟应由外部的数字锁相环路提供高稳定度的时钟，而从方式时，可在OSC1、OSC2端直接连接10.24MHz晶体。

工作时，需要对MT9172进行初始化操作。由单片机通过MT9172的CD口往控制寄存器写入"00000000"或"00010000"即可。当控制字为全零时，选择数据传输速率为80Kbit/s（其中，64Kbit/s用于传输数据终端设备DTE的数据），预扰码/解扰器被屏蔽；当控制字为"00010000"时，数据传输速率为160Kbit/s（其中，128Kbit/s用于传输DTE数据）。