| 主题：使用Stratix
III FPGA实现功耗更低、性能更高的系统 |
| 在线问答： |
| [主持人：ChinaECNet] |
各位听众（网友），上午好！欢迎参加中电网在线座谈。今天，我们有幸邀请到Altera公司的专家就“使用Stratix
III
FPGA实现功耗更低、性能更高的系统”举行在线座谈。在座谈中，您可就您关心的问题与Altera公司的专家在线进行直接、实时的对话交流。中电网衷心希望通过大家的共同努力，不仅能够增进各位听众（网友）对“使用Stratix
III FPGA实现功耗更低、性能更高的系统”的了解和掌握，而且能够为大家事业的发展带来裨益。 |
[2006-12-14 10:10:35] |
| [问：scsi000] |
出了以JTAG
signalTap方式读取内部信号，是否支持并行读取内部信号的方式（就象Xillinx的ReadBack方式 ） |
| [答：Yongliang] |
signaltap
会抓取用户感兴趣的信号,暂存在内部ram中,通过下载电缆和signaltap软件,可以并行读取所有暂存的信号. |
[2006-12-14 10:37:10] |
| [问：scsi000] |
Stratix III 是否与STRATIX
II有相同的封装形式？在相同封装下，管脚是否兼容？ |
| [答：Songjian] |
是的，Stratix III 和STRATIX II有相同的封装形式。兼容性方面请使用Quartus II
软件自动进行移植。 |
[2006-12-14 10:37:12] |
| [问：chips] |
stratix III 具有类似xilinx
V5里面的硬核模块吗？比如pcie和giga ethernet mac... |
| [答：Xurong] |
stratixIII的L和E型目前有硬件嵌入式的DSP模块和RAM块，stratixIII
GX除了上述以外，还含有嵌入式的高速收发器模块。 |
[2006-12-14 10:37:51] |
| [主持人：ChinaECNet] |
我们已经进入问答阶段如果听众想重温演讲或内容可以点击下面“回顾演示”重看演讲。 |
[2006-12-14 10:40:41] |
| [主持人：ChinaECNet] |
在此回答问题的专家是Altera公司的：Penny Chu、Guo Jing、Song Jian、Lv
Yongliang、Liu Fangping、Cai Haining和Xu Rong。 |
[2006-12-14 10:41:12] |
| [问：marie] |
stratix iii
FPGA内部是否支持PLL，最大可以倍频多少？ |
| [答：Haining] |
支持，最大频率看器件等级 |
[2006-12-14 10:41:29] |
| [问：wwellday] |
其所支持的DSP Builder有何改进？？ |
| [答：Fangping] |
与StratixII系列相比，StraxitIII乘法器数量增加很；另外，新版本的DSP
builder6.1支持最新器件StratixIII |
[2006-12-14 10:41:35] |
| [问：mfx] |
Stratix III 价格水平怎样，能否用于消费电子中 |
| [答：Yongliang] |
您好,Stratix III 是高端的FPGA,价格较贵.就价格而言, 我们的Cyclone/Cyclone
II以及新的Cyclone III是低端产品,价格更加优惠,可能会更适用于消费电子.谢谢! |
[2006-12-14 10:44:43] |
| [问：libra811] |
你好，问一下stratixIII
FPGA可以用于Nios处理器吗，它与cyclone有什么区别？谢谢 |
| [答：Xurong] |
完全可以支持NIOS处理器，stratixIII无论是性能和资源都比cyclone有优势，而且可以利用我们的C2H工具，将软件指令转换为由片内的硬件电路来实现，性能会有很大提高。 |
[2006-12-14 10:44:48] |
| [问：superboy111] |
请问专家：Stratix III
与ＣycloneII相比，它的优缺点在那里？谢谢． |
| [答：Songjian] |
Stratix
III是高端FPGA,性能很好.ＣycloneII是低端FPGA,价格便宜，但是功能和性能方面不如Stratix系列。ＣycloneII是Stratix
II的简化版本。Stratix III比Stratix II在各方面都有很大的增强，尤其是功耗和性能/容量方面。 |
[2006-12-14 10:45:18] |
| [问：scsi000] |
感谢回答。STRATIX III
系列最小及最大容量LE分别是多少？ |
| [答：Yongliang] |
您好,Stratix III系列最小容量为48K个等效LE, 最大为338K个等效LE.谢谢! |
[2006-12-14 10:46:21] |
| [问：luogongqiang] |
可编程功耗技术是针对静态功耗还是动态功耗?还是两者都可可编程? |
| [答：Songjian] |
可编程功耗技术主要是针对动态功耗，当然也可以将一些不使用的资源关闭，降低静态功耗。 |
[2006-12-14 10:46:46] |
| [问：zy9914202] |
我想从CCD传感器那边取视频信号，然后经过视频A/D转换，在通过fpga视频压缩处理后传输到上位机，有没有比较便宜的视频处理开发套件在短时间内实现 |
| [答：Haining] |
就我所知没有，不过ALTERA能提供一些IP，如DCT之类的，帮助客户实现视频处理方面的一部分功能 |
[2006-12-14 10:46:49] |
| [问：beyondjin] |
你好，主持人和郭先生，请问郭先生stratixIII的DSP模块设计是否有matlab的设计接口？ |
| [答：Fangping] |
Altera公司已经发布的DSP Builder6.1，支持StratixIII器件，提供与Matlab的接口。 |
[2006-12-14 10:46:58] |
| [问：encaon] |
Stratix III FPGA体系结构有什么特别之处? |
| [答：Haining] |
它基本上沿用了老的体系结构。RAM的大小有改变，从M4K变为了M9K |
[2006-12-14 10:47:56] |
| [问：encaon] |
可选内核电压是否会影响到I/O的输出电平或输出能力? |
| [答：Haining] |
不会影响，核电压和IO电压是独立的 |
[2006-12-14 10:49:05] |
| [问：encaon] |
Stratix III FPGA和Stratix
II在性能和设计软件上有何差异? |
| [答：Fangping] |
对于性能，StratixIII提供两种供电选择：1.1V和0.9V，对于1.1供电，性能提高了25%，功耗降低了50%；对于0.9V供电，功耗降低更多，性能基本上和StratixII相当。对于软件，StratixIII必须采用已经发布的Quartus6.1版本；而StratixII同样可以采用Quartus6.1进行设计。 |
[2006-12-14 10:50:25] |
| [问：zy9914202] |
用FPGA实现视频信号的采集处理成本有多高？ |
| [答：Xurong] |
具体成本要看具体情况，如果你要选FPGA的话那我们的CYCLONE系列是最有竞争优势的，我们的器件低成本的解决方案主要是CYCLONE
II和未来推出的CYCLONE III器件，在业内是性价比最高的FPGA。 |
[2006-12-14 10:51:42] |
| [问：encaon] |
什么是可编程功耗技术?它是如何实现的?效果如何? |
| [答：Yongliang] |
您好,在FGPA设计中,速度和面积是成反比的,同样,速度和功耗也成反比.一般来说,提升速度会同时提升功耗.Altera
STratix III的可编程功耗技术思想就是,在关键路径上,提高速度,牺牲功耗; 在非关键路径上,降低速度,节省功耗;关断未使用的逻辑.
从以上三个方面达到速度性能和整体功耗的平衡.谢谢! |
[2006-12-14 10:53:11] |
| [问：kllyj2008] |
请详细介绍一下Stratix III
FPGA开发套件的功能、价格与购买方式吗？ |
| [答：Fangping] |
开发套件目前还处于定义开发阶段，这些信息会在Altera公司网站及时发布。 |
[2006-12-14 10:53:20] |
| [问：onchina] |
我想用FPGA设计实现三相PWM信号发生器，但不太清楚具体选择FPGA芯片时应特别注意哪些问题？
请帮忙！ |
| [答：Songjian] |
选择ＦＰＧＡ时最应该注意系统时钟的实现，也就是ＦＰＧＡ中ＰＬＬ的选择和实现。你可以参考下面的链接：http://www.diyke.com/ReadNews.asp?NewsID=378 |
[2006-12-14 10:53:33] |
| [主持人：ChinaECNet] |
各位观众，现在用户提问很踊跃，专家正在逐一回答。请耐心等待您问题的答案，同一问题请不要多次提交。 |
[2006-12-14 10:53:38] |
| [问：zy9914202] |
stratixIII上电时序要求严格吗？100万门的价格多少？ |
| [答：Xurong] |
我们对上电的时序要求很宽松，VCCIO和VCCINT都没有严格的顺序，唯一的要求是上电的曲线是单调的，且不超过100ms。 |
[2006-12-14 10:53:43] |
| [问：riello] |
Stratix III FPGA的外部存储器接口有那些?在性能比Stratix
II有那些提高? |
| [答：Haining] |
S3多了DDR3接口，频率可到400MHz |
[2006-12-14 10:55:07] |
| [问：riello] |
什么是MultiTrack互联技术?它有什么优点? |
| [答：Xurong] |
MultiTrack主要是指FPGA内部有不同等级和走向的互联线资源，可以灵活的组建内部的信号线。Stratix III
FPGA利用了MultiTrack互联技术，其性能最佳的连续布线实现了各个设计模块内部和模块之间的通信。提供业界最佳互联，与竞争方案相比，以更少的互联访问更多的周围LAB，从而提高了性能，降低了功耗。避免了区域拥塞，提供更好的逻辑组合 |
[2006-12-14 10:57:19] |
| [问：zy9914202] |
在cyclone中能使用C2H工具吗？ |
| [答：Yongliang] |
您好,可以使用. C2H就是将已部分频繁使用的指令或任务,用Cyclone内部硬件电路的形式实现,用来提供整体性能.
所有Stratix 和Cyclone系列的FPGA 都支持这个特性.谢谢! |
[2006-12-14 10:57:35] |
| [问：zy9914202] |
NOISII
现在支持那些外围的设备和期间，最大的寻址范围是多少？能够支持USB接口吗 |
| [答：Fangping] |
NiosII支持很多外围设备和器件，例如FLASH/DDR/SDRAM/SRAM，具体的信息可以参考NiosII相关文档。NiosII的最大寻址范围是2G。Altera的第三方厂商提供USB接口IPCore。 |
[2006-12-14 10:58:16] |
| [问：riello] |
在FPGA或者CPLD选型过程中，总会涉及到器件的容量问题：过小，资源不够；过大，觉得浪费。Altera有相关的应用程序推荐吗？ |
| [答：Songjian] |
这个主要跟用户的设计有关，我们的手册上会给出每个器件的容量，这里面包括逻辑门，存储器等。用户应该根据自己的设计，估计逻辑使用量，然后选择合适的器件，一般以使用器件８０％的资源为宜。当然你可以参考我们的器件选择指南：http://www.altera.com/literature/lit-sg.jsp |
[2006-12-14 10:59:18] |
| [问：zzkeng] |
什么是TriMatrix
存储器?它有什么特点?和块RAM有什么不同? |
| [答：Haining] |
就是M9K,M144K,M512，和普通块RAM没有什么区别 |
[2006-12-14 11:01:12] |
| [问：zzkeng] |
Stratix III FPGA提供那些IP内核? |
| [答：Xurong] |
ALTERA可支持的IP内核非常丰富，包括通讯领域、无线领域、视频领域、嵌入式处理器、接口和外设等等，都可以应用在Stratix III
FPGA上，具体可以访问我们的网址：http://www.altera.com.cn/products/ip/ipm-index.html |
[2006-12-14 11:04:02] |
| [问：zy9914202] |
有没有针对视频处理的FPGA?有没有现成的视频压缩IP，价格是多少？ |
| [答：Songjian] |
我们有视频处理的开发板，器件是Ｓｔｒａｔｉｘ ＩＩ ＧＸ，你可以点击下面的连接：http://www.altera.com/products
/devkits/altera/kit-dsp-professional.html我们也有一些视频IP，你可以点击下面的链接：http://www.altera.com/products/ip/dsp
/image_video_processing/ipm-index.jsp |
[2006-12-14 11:04:30] |
| [问：kllyj2008] |
Altera的Stratix III
FPGA中DSP模块是不是可以通过编程完成大部分外设的功能？ |
| [答：Yongliang] |
您好,Stratix III 内部的dsp模块包含有高速乘法器,加法器,累加器以及shift register,通过编程,
可以完成大部分专用DSP芯片完成的功能.谢谢! |
[2006-12-14 11:04:31] |
| [问：scsi000] |
STATIX III
与II相比有什么更多的IO支持？低摆动幅LVDS最高可以到多少GBPS？是否支持DVI信号标准？ |
| [答：Fangping] |
与StratixII相比，StratixIII有更多的IO支持，例如支持DDR3接口。LVDS最高可以达到1.25G，可以支持1.25G的SGMII接口。StratixIII支持DVI信号标准。 |
[2006-12-14 11:04:32] |
| [问：xbao] |
请问在Stratix编程前，IOpin处于什么状态，高阻，上拉还是下拉？可否预置？ |
| [答：Haining] |
高阻，不可预置。 |
[2006-12-14 11:06:47] |
| [问：chunsen] |
如何用FPGA嵌入的18x18乘法器实现一些较复杂的算法，指令如何管理? |
| [答：Haining] |
这个里面没有指令的概念。乘法器在里面是作为基本逻辑单元被调用的 |
[2006-12-14 11:08:17] |
| [问：scsi000] |
Quartus
6.1是否支持局部P&R？及局部下载？是否支持首先手工布线，然后再自动布线？ |
| [答：Xurong] |
Quartus
6.1支持增量式编译和逻辑锁以及反标注功能，只可以实现你所说的局部的布局和布线功能的，局部下载是不支持的。至于手工布线，也是可以的，但我们一般不推荐这么做，它是在极端条件下的一种手段。 |
[2006-12-14 11:08:47] |
| [问：zy9914202] |
用FPGA同时处理5路视频信号的采集压缩压缩为MPEG-4或H.264，实现的难度有多大？怎样实现更合理 |
| [答：Songjian] |
这个跟具体的实现有关，应该说还是有一定的难度的。不过可以建议尽量使用ＩＰ来实现。 |
[2006-12-14 11:09:27] |
| [问：lbgy] |
Stratix III的ALM和Virtex-5的LUT-FF
对相比,在逻辑效率上有什么不同和优势? |
| [答：Fangping] |
ALM的8输入可以动态配置，而LUT-FF的6输入是不能动态配置。例如对于2个逻辑，一个是3输入，另外一个是4输入，1个ALM就可以实现，而需要2个LUT-FF来实现。所以，ALM的逻辑效率比LUT-FF的更高。 |
[2006-12-14 11:10:56] |
| [问：scsi000] |
在BANK1，BANK2，BANK5，BANK6中是否有PLLOUT？ |
| [答：Yongliang] |
您好,Stratix/Stratix II器件的这些bank(sidebanks)不支持专用的PLLOUT. Stratix
III器件最终引脚分布尚未确定. 过一段时间后我们会发布pinout.谢谢! |
[2006-12-14 11:11:06] |
| [问：maeleton1] |
什么是自适应逻辑模块(ALM)?它是如何工作?有何特点? |
| [答：Haining] |
区别与传统的4输入查找表，ALM是两块4输入查找表合在一起，可以动态分配输入信号 |
[2006-12-14 11:11:23] |
| [问：DirectCG] |
请问对于Stratix III
FPGA系列的功耗编程来说，供电有什么特殊的要求? |
| [答：Xurong] |
供电除了你所需要的VCCIO以外，还有专用的内核电压VCCINT可以接1.1V或者0.9V，如果考虑性能接1.1V，如果考虑功耗接0.9，其他没什么特别要求。 |
[2006-12-14 11:11:25] |
| [问：zy9914202] |
如果设计一个可进化的数字系统，最好用哪个系列的期间，实现它的自配置容易吗？ |
| [答：Songjian] |
如果你需要考虑以后的升级和进化，用ＦＰＧＡ来实现是最好的选择，而且我们的器件还支持器件之间的移植。用任何系列都可以，而且配置也都有相应的方案，容易使用。 |
[2006-12-14 11:12:44] |
| [问：scsi000] |
MultiTrack需要手工约束，还是全自动的？ |
| [答：Yongliang] |
您好,Multitrack是FPGA 内部的互联资源, 用户无法手工干预这些布线资源的使用. Quartus
布线器会自动选择合适的布线资源.谢谢! |
[2006-12-14 11:12:52] |
| [问：chunsen] |
该系列产品最高工作频率是多少？是否与PCI兼容？内部处理器具体是什么处理器？此处理器是硬core还是软core？ |
| [答：Haining] |
500MHz，可以兼容PCI BUS。内部处理器是NIOS，软核 |
[2006-12-14 11:12:53] |
| [问：zy9914202] |
关于视频方面的，现在有哪些IP核？关于IP核的购买是每个产品交多少的专利费？ |
| [答：Haining] |
我所知的有DCT,FFT等。费用问题请联系ALTERA的销售人员 |
[2006-12-14 11:14:05] |
| [问：chunsen] |
Stratix III FPGA是否有Nios II嵌入处理器?
有哪些开发工具和RTOS的支持? |
| [答：Fangping] |
StratixIII支持NiosII嵌入处理器。Altera提供相应开发板和编辑调试软件NiosII
IDE。另外，有很多第三方的开发工具和RTOS，例如ucLinux、MicroC/OS-II等等。 |
[2006-12-14 11:15:21] |
| [问：tlyangbenq] |
我很感兴趣FPGA在软件无线电中的应用，Stratix III
FPGA能实现吗?有无成功案例？ |
| [答：Haining] |
有很多，我本人参与过这些项目。S3速度更高，规模更大，实现不成问题，但现在S3还没有样片，明年才能出来 |
[2006-12-14 11:15:40] |
| [问：tlyangbenq] |
Stratix III FPGA如何无缝过度到结构ASIC? |
| [答：Haining] |
通过HARDCOPY，可以在用户最小限度的参与下，实现成ASIC |
[2006-12-14 11:17:19] |
| [问：meteor_chu] |
和Xilinx的Virtex-5 器件相比, Stratix III
FPGA的性能有什么优势? |
| [答：Songjian] |
应该说Stratix III FPGA在性能方面还是有很大的优势的，你可以参考我们在这方面的专门文档：Stratix III FPGAs
vs. Xilinx Virtex-5
Devices （http://www.altera.com/literature/wp/wp-01007.pdf）。 |
[2006-12-14 11:18:11] |
| [问：meteor_chu] |
Stratix III L和Stratix III
E在性能和价格上有什么区别? |
| [答：Fangping] |
StratixIII L系列和Stratix III
E性能是一样的，两者的主要区别是内部的各种资源数量不同，例如E系列内部有更多的RAM和DSP。相对来说，E系列会比L系列价格更高一些，具体的价格信息可以咨询当地的代理。 |
[2006-12-14 11:18:27] |
| [问：wzw] |
请问如何支持系统时钟在60MHz和32KHz之间切换?
内置PLL可以支持吗? |
| [答：Haining] |
这个最好用PLL实现，如果采用自行逻辑切换的话，有可能造成时钟抖动 |
[2006-12-14 11:18:32] |
| [问：meteor_chu] |
能否详细介绍一下Quartus II
PowerPlay功率分析和优化技术的过程和特点? |
| [答：Yongliang] |
您好,Quartus II powerplay分两种. 一种是execel表格的早期预估EPE, 另外一种是Quartus
II嵌入的PPPA.EPE能在设计初期,根据用户预估的资源使用,Fmax,信号电平,接口信号翻转率,环境温度等等对功耗,器件温度进行估算.
PPPA可以在project编译完成后进行估算,这时候具体的资源使用,接口类型都已经确定,再结合接近工作实际的testbench仿真导出的VCD文件,PPPA能更加准确地计算功耗,计算结果会更加接近用户实际使用情况.
一般PPPA 的计算结果误差在 20%以内.谢谢! |
[2006-12-14 11:19:31] |
| [问：hugoshiuaa] |
有没有视频增强类的IP核或相关产品？ |
| [答：Xurong] |
视频增强的范围很广，我们的FPGA在视频领域内的应用也非常广泛，如IP有二维滤波器、视频的编码解码、色度空间的转换等等。具体可看我们的网址：http://www.altera.com.cn/technology/dsp/applications
/video_imaging/dsp-vid_index.html#get_started |
[2006-12-14 11:21:06] |
| [问：ecnan
jing_EBY7E] |
Stratix
III的最小功耗技术,是否是对于各个功能模块的速度要求不同,采用变频处理,分区降低频率? |
| [答：Haining] |
不是这样来降功耗的。软件是通过门控时钟的方式来降功耗的 |
[2006-12-14 11:21:32] |
| [问：tlyangbenq] |
Stratix III FPGA器件系列的主要用在那些市场领域？ |
| [答：Yongliang] |
您好,Stratix
III适用于通信,广播,视频,军事,计算机/存储以及医疗一起等领域的使用.谢谢! |
[2006-12-14 11:21:43] |
| [问：DirectCG] |
在使用Stratix III
设计低电压集成电路如1.1V电压时应注意什么？ |
| [答：Songjian] |
1.1V电压是Stratix III
的核心电压，请先用我们的功耗估计工具PowerPlay进行估算，然后提供充足的功耗。当然接口方面的供电电压也应该多注意。 |
[2006-12-14 11:22:06] |
| [问：kmyxm] |
我目前在Quartus6.0上成功申请了一个license，但我现在更换了计算机，怎样转换新的license.而且我是教学单位，怎样让更多的学生使用Quartus6.0. |
| [答：Fangping] |
可以到Altera网站基于新的网卡申请新的license。Altera提供免费的web版本软件已经很多培训教程，可以在Altera网站上下载:www.altera.com。 |
[2006-12-14 11:22:18] |
| [主持人：ChinaECNet] |
各位观众，现在用户提问很踊跃，专家正在逐一回答。请耐心等待您问题的答案，同一问题请不要多次提交。 |
[2006-12-14 11:22:54] |
| [问：maeleton1] |
和早期的Quartus II功耗估算软件相比,这次Altera推出的Quartus
II功耗分析有什么特别之处?估算的准确度大概有多少? |
| [答：Haining] |
没有什么特别之处。要想准确分析功耗，还得通过激励分析 |
[2006-12-14 11:23:45] |
| [问：scsi000] |
Quartus
6.1是否对整个编译过程中产生的中间文件的格式开放？ |
| [答：Songjian] |
在用Quartus进行编译时，你可以在相应的ｐｒｏｊｅｃｔ下找到所有的可以得到的文件。其他文件应该是不开放的。 |
[2006-12-14 11:24:35] |
| [问：lbgy] |
Stratix III FPGA是否可采用Stratix II的DSP
开发套件?版本上有何升级? |
| [答：Xurong] |
目前Stratix III的开发板目前还没出来，如果你说的意思是用Stratix III做了一个设计，是否能在Stratix
II的DSP开发板上跑，那答案是不可以的。至于开发套件中的软件，QUARUTS II 6.1和 DSP BUILER6.1
可以支持Stratix III。 |
[2006-12-14 11:24:40] |
| [问：scsi000] |
关于PLL电源及地的PCB走线您推荐哪种：1。隔离的VCCA_PLL供电，而GNDA_PLL与数字地平面不隔离2。隔离的GNDA_PLL,而VCCA_PLL就接核电压。 |
| [答：Haining] |
2 |
[2006-12-14 11:27:25] |
| [问：greg828] |
请问Nios
II软嵌入RISC处理器在功能和开发上与一般的RISC处理器相比有那些优势? |
| [答：Xurong] |
主要优势是我们的Nios
II软嵌入RISC处理器是一个软核，用户可以通过自己的需要来添加外设，比如你需要10个UART，就可以添加10个UART。另外我们还有3种不同的处理器来，分别为增强型、普通型、经济型。 |
[2006-12-14 11:27:36] |
| [问：meteor_chu] |
除了低功耗, Stratix III
FPGA其它性能如DSP模块等有什么特色? |
| [答：Yongliang] |
您好,Stratix
III的密度和性能也有了提升.譬如DSP模块,不仅仅是乘法器,还有加法器,累加器,以及一些移位寄存器,用来灵活地实现不用的应用.Stratix
III
的memory接口性能也有很大提升,是首款支持DDR3的FPGA,支持400MHz,更高的频率有待进一步测试结果.谢谢! |
[2006-12-14 11:28:21] |
| [问：luogongqiang] |
Stratix III的I/O电平有几种接口? |
| [答：Songjian] |
Stratix III支持的I/O电平有几十种，如LVTTL／PCI／SSTL-2／HSTL-18／Differential
SSTL-2／LVDS／LVPECL等，你可以参考Stratix
III的手册（http://www.altera.com/literature/hb/stx3/stx3_siii51007.pdf）。 |
[2006-12-14 11:29:39] |
| [问：zzkeng] |
Stratix III FPGA是否具有软核,硬核等性能? |
| [答：Haining] |
有NIOS软核，没有硬核 |
[2006-12-14 11:30:34] |
| [问：fiberhome] |
straixIII是已有样片？ |
| [答：Haining] |
明年才能出来 |
[2006-12-14 11:30:47] |
| [问：hugoshiuaa] |
Stratix
III 器件提供什么样的系统时钟管理解决方案？ |
| [答：Xurong] |
Stratix III
有专用的内部的锁相环，最多可以达到12个，实现时钟的倍频和分频以及相位的调整和补偿功能。锁相环还支持重新在线配置功能。同时器件内部还有充裕的时钟网络资源，来走全局时钟线，保证时钟的质量。还有专用的时钟输出输入管脚等等。 |
[2006-12-14 11:31:21] |
| [问：DirectCG] |
Altera是否有好的fpga的仿真系统可供参考！ |
| [答：Songjian] |
我们提供Ｑｕａｒｔｕｓ ＩＩ软件，在该软件中我们集成了仿真系统。你可以通过下面的链接获得更多的信息：http://www.altera.com/products/software/products
/quartus2/qts-index.html |
[2006-12-14 11:32:14] |
| [问：houfengzhi] |
用PowerPlay工具估算功耗时需要注意什么问题？误差大吗？ |
| [答：Haining] |
如果用静态方式的话，误差比较大。最好采用激励控制的方式 |
[2006-12-14 11:32:30] |
| [问：tlyangbenq] |
能否介绍一下nios II套件中包含的IP ? |
| [答：Fangping] |
NiosII支持很多IP，例如DDR控制器、DDR2控制器、SDRAM控制器、PCI接口，详细的列表请参考NiosII相关文档。 |
[2006-12-14 11:32:30] |
| [问：featured] |
When will Stratix III be
released? |
| [答：Xurong] |
Stratix III现在已经发布，但明年下半年可以推出样片。 |
[2006-12-14 11:33:10] |
| [问：zy9914202] |
altera提供哪些方面免费的IP核？音视频方面的有吗？ |
| [答：Yongliang] |
您好,对于正式的Quartus II订阅用户,我们提供一些免费的IP core供用户使用, 如:DDR2
controller,FIR, NCO等等.音视频方面的目前没有免费提供的.更多free
IP信息,请访问一些网址:http://www.altera.com/products/ip/design/basesuite/ip-basesuite.html谢谢! |
[2006-12-14 11:33:12] |
| [问：fiberhome] |
1.1V的核电压在上电过程中需注意什么？ |
| [答：Songjian] |
1.1V的核电压在上电过程中不需要注意什么，Stratix III器件是支持hot socket的，不需要注意上电顺序。 |
[2006-12-14 11:35:10] |
| [问：luogongqiang] |
LAB和DSP模块的高速或者低功耗模式有什么不同?是设置1.1V或0.9V的工作电压吗? |
| [答：Haining] |
是的，高压会导致高速，但功耗会变大 |
[2006-12-14 11:35:37] |
| [问：kmyxm] |
web版的QuartusII和其他的版本有区别吗？我们正在计划把学生的EDA课程由MuxplusII升级到QuartusII |
| [答：Xurong] |
web版的QuartusII有免费的 150
天许可(过期后，需要另外的免费许可)，另外web版对支持的器件是有限制的，不支持一些高端器件和一些MEGAFUNCTION。具体请查看：http://www.altera.com.cn/products/software/products
/quartus2web/features/sof-quarweb_features.html |
[2006-12-14 11:37:27] |
| [问：scsi000] |
针对SI问题，III 有何新特点？ |
| [答：Haining] |
关于信号完整性问题，布线时会考虑CROSSTALK,EM等效应的影响 |
[2006-12-14 11:39:20] |
| [问：吉星] |
StratixIII的DSP与TI公司的DSP功能区别有多少 |
| [答：Songjian] |
应该说在功能方面没有太大差别，都是根据用户的需要做一些DSP运算。当然不同的DSP器件会有不同的倾向，从而达到更好的性能。StratixIII的DSP是通用的DSP，你可以参考手册上的一些性能指标。 |
[2006-12-14 11:39:57] |
| [问：maeleton1] |
Quartus
II开发软件中设置为0.9V或1.1V工作电压的依据是什么? |
| [答：Fangping] |
在Quartus的Setting->Operating Conditions-> Voltage中的选择 |
[2006-12-14 11:40:44] |
| [问：wzw] |
When using StratixII, we face timing issues
for asynchronous bus(PIO/SDIO). Do you have any recommendations for
related application notes? |
| [答：Yongliang] |
Hi There,Even the interface bus is asynchronous, user could
implement synchronous logic inside the FPGA, then user could control the
timing at interface conveniently.Have a nice day. |
[2006-12-14 11:40:52] |
| [问：meteor_chu] |
低功耗的Stratix III FPGA的功耗究竟有多低? |
| [答：Xurong] |
当然取决于你的设计和环境，如果相同的设计和环境，Stratix III用了可编程功耗等功耗的优化方式，Stratix
III最多可比Stratix II少50%的功耗。 |
[2006-12-14 11:41:07] |
| [问：houfengzhi] |
Stratix
Ⅲ中使用的65nm技术是怎样减少漏电流的？漏电流增大对系统的性能最大的影响是什么？ |
| [答：Haining] |
过氧化栅极技术。漏电流太大，导致静态功耗过大，器件发热严重 |
[2006-12-14 11:42:38] |
| [问：fiberhome] |
straixIII的所有 I/O都可以接LVDS信号？ |
| [答：Yongliang] |
您好,Stratix III所有的bank都可以支持LVDS,但不是所有的IO 都能支持LVDS.
不同的bank支持的LVDS 的速度也有所不同.谢谢! |
[2006-12-14 11:42:39] |
| [问：吉星] |
StratixIII的PLL与专用的PLL芯片性能上有多大区别 |
| [答：Haining] |
最好指明是哪种专用的PLL，谢谢 |
[2006-12-14 11:43:24] |
| [主持人：ChinaECNet] |
各位观众，现在用户提问很踊跃，专家正在逐一回答。请耐心等待您问题的答案，同一问题请不要多次提交。 |
[2006-12-14 11:43:54] |
| [问：fiberhome] |
straixIII的
pll与straixII的PLL的优势？pll可以同时驱动多少I/O？ |
| [答：Songjian] |
straixIII的pll比straixII的PLL功能更强大，性能更好，而且不在区分Ｆａｓｔ ＰＬＬ和Ｅｎｈａｎｃｅｄ ＰＬＬ。器件左右部分的ＰＬＬ有６个输出，上下部分有９个输出。 |
[2006-12-14 11:44:04] |
| [问：fiberhome] |
straixIII带serdes接口 |
| [答：Songjian] |
是的，内部支持SERDES。 |
[2006-12-14 11:44:51] |
| [问：libra811] |
Nios软核是HDL语言写的程序，硬核是不是指的是在FPGA里实行了这些软核的功能？ |
| [答：Yongliang] |
您好,Nios是软核的CPU, 用户可以配置这个CPU 能使用的资源. 如果用户没有使用embedded cpu,
这些资源可以用来实现其他逻辑.硬核指的是某些固化在FPGA 内部的电路,即使这个功能没有使用, 电路也是存在的, 譬如一些专用SERDES,
就是硬核的.谢谢! |
[2006-12-14 11:45:49] |
| [问：chunsen] |
请介绍Stratix III
FPGA时钟管理功能，它控制的时钟精度和稳定度有多高？ |
| [答：Xurong] |
在时钟管理上，Stratix III FPGA和Stratix
II没什么变化，精度可达到125ps,稳定度的话跟PLL的供电有关，具体可查看手册。 |
[2006-12-14 11:47:43] |
| [问：scsi000] |
记得在ALTERA网站上曾经读到一篇文章，讲可以通过FPGA实现“可编程延迟线
”。借此机会请教各位专家，在S3中如何实现？ |
| [答：Fangping] |
StratixIII IO结构中提供一些Buffer来控制延迟，可以在Quartus中进行设置。 |
[2006-12-14 11:48:05] |
| [主持人：ChinaECNet] |
由于时间关系，本次中电网“在线座谈”马上就要结束了。虽然各位听众（网友）已与Altera公司的专家讨论了许多问题，但是还有许多提问没有来得及进行交流。本次在线座谈结束后，中电网将请Altera公司的专家继续答复所有的来自各位听众（网友）的提问，然后整理上载到中电网网站上，以便大家查阅。 |
[2006-12-14 11:51:44] |
| [问：wjq1999] |
cyclone有没有开发板，或者有没有开发板的资料可以供下载，谢谢 |
| [答：Yongliang] |
您好,我们提供多种类型的Cyclone开发板,
我们的一些分销商也能提供一些开发板.更多信息可以访问一些网址:http://www.altera.com/products/devkits/kit-index.html如果不能下载相关资料,请联系当地分销商.http://www.altera.com/corporate/contact/sales/intl_distis
/con-int_distis.html#D-China谢谢! |
[2006-12-14 11:51:46] |
| [主持人：ChinaECNet] |
在此，中电网特别感谢给予本次中电网在线座谈巨大支持的Altera公司，特别感谢专门在线回答各位听众（网友）提问的Altera公司的各位专家们，特别感谢各位听众（网友）积极热情的参与。 |
[2006-12-14 11:51:54] |
| [主持人：ChinaECNet] |
祝大家事业有成、生活愉快！欢迎多提宝贵意见，欢迎关注中电网，下次再见。 |
[2006-12-14 11:52:03] |
| [问：吉星] |
stratixIII在控制系统方面的运用有无特别的优点与TI的2800系列或单片机C51，将来能否取代它们 |
| [答：Songjian] |
从价格成本方面考虑应该没有大的优点，但是在性能和功能方面有很大的优势。我们的Ｃｙｃｌｏｎｅ系列完全可以替代它们。 |
[2006-12-14 11:52:41] |
中电网官方微博
