当前状态:
座谈已结束
|
|||
李浩 研发工程师 |
毕业于北京航空航天大学,硕士研究生。从事嵌入式系统开发工作多年,有丰富的嵌入式系统开发经验,任北京艾睿合众科技有限公司研发工程师。 |
[ 最近 10 条问答 ] [ 全部发言 ] | ||
[主持人:ChinaECNet] | 各位网友,大家上午好,欢迎大家参加由艾睿合众科技有限公司举办的在线研讨会,本期研讨会的主题是“TI8核DSP +ALTERA Stratix IV FPGA 高速数字信号处理解决”,我们将分为专家演讲和在线问答环节,感谢大家的参与! | [2013-7-18 10:06:07] |
[主持人:ChinaECNet] | 各位网友,目前专家演讲部分已经结束,接下来我们进入到在线问答环节,在线问答环节的时间将持续到中午12点整,欢迎大家踊跃提问,专家将为大家做详细的解答,期待大家的踊跃参与,谢谢! | [2013-7-18 10:58:59] |
[问:towerliu] | 对于multicore DSP.如果使用不到8核,其他核如何设置? | |
[答:lihao] | 对于其他用不到的核不用管就可以,芯片上电之后他不会影响其他核的运行 | [2013-7-18 11:03:23] |
[问:xzbwgzw] | 这个方案在安防监控系统中有没有可以应用到的地方。 | |
[答:wangzhichao] | 如果需要强大的运算能力,可以考虑使用6678来处理算法,但是这样做会比较浪费,使用TI的8168 8127会更好一点,目前有客户在航天视频处理方面打算用6678来做 | [2013-7-18 11:03:35] |
[问:coyoo] | 很强大,北京合众达怎么改名为艾睿合众?和Arrow合并了? | |
[答:zhangbin] | 你好,合众达去年被ARROW收购了。 | [2013-7-18 11:03:54] |
[问:linghz] | 有没有详细资料供下载学习? | |
[答:zhangbin] | 你好,TI官网上有关于6678的详细资料 | [2013-7-18 11:05:29] |
[问:fsyicheng] | 有开发工具相关的应用手册吗,哪里可以下载。谢谢 | |
[答:zhangbin] | 你好,在ARROW SEED官网有关于仿真器的使用说明和最新驱动下载。 | [2013-7-18 11:06:46] |
[问:xyp979338913] | 处理器速度是提高了,但是对数据的传输可靠吗 | |
[答:wangzhichao] | 千兆网,SRIO,PCIE这些通讯口目前都比较可靠 | [2013-7-18 11:07:43] |
[问:fengye5340] | SEED-HPS6678应用方案主要面向什么领域的应用? | |
[答:lihao] | 高清图像处理、高清视频信号处理、复杂运动控制系统、高速通信系统等、凡是涉及到高速信号系统的都可以应用 | [2013-7-18 11:09:41] |
[问:fogdl] | 协同调度程序由谁承担? | |
[答:wangzhichao] | 根据需要都可以,但是DSP端上系统方便一些,用DSP来承担更合理 | [2013-7-18 11:09:47] |
[问:paccinahsf@hotmail.com] | 你好,现在FPGA的验证很麻烦,而DSP的开发难度太高,特别是在要求大量数据处理的图像应用等方面,而ARM现在的处理能力越来越高,而且有很好的研发生态环境,成本也非常合理。在目前形势下,FPGA+DSP的开发周期必然很长,测试也很长,很关键的一点是FPGA和DSP的开发人员数量必须保证一定数量,管理和产品周期问题很难保证,产品可靠性也难以保证。不知道你们如何做到这点? | |
[答:wangzhichao] | 长期稳定的人员时间投入.FPGA和DSP在数据处理能力上的优势是ARM所不具备的 | [2013-7-18 11:11:36] |
[问:csusrh] | TMS320C6678的开发工具哪里可以买到?参考报价是多少? | |
[答:wangzhichao] | 可以联系ARROW-SEED的销售人员 | [2013-7-18 11:13:24] |
[问:charming002] | 这套开发系统什么价位?网站有没有demo? | |
[答:wangzhichao] | 请联系销售人员,DEMO会随产品光盘附送 | [2013-7-18 11:14:03] |
[问:lixinliang] | FPGA与DSP通过什么总线通讯?FPGA有相应的IP吗? | |
[答:lihao] | SRIO emif ,有IP核。SRIO目前速度可以达到5Gx4.我们开发板的例程里有完成的例程 | [2013-7-18 11:15:43] |
[问:113zhang] | 目前核心芯片的价位怎么样 | |
[答:wangzhichao] | 请联系销售 | [2013-7-18 11:15:56] |
[问:romeo0108] | 对于没有DSP和FPGA开发经验的人来说,上手要多久时间? | |
[答:wangzhichao] | 因人而异,但是确实要花很大精力 | [2013-7-18 11:18:29] |
[问:haobo] | 6678使用什么样的IDE开发环境,支持什么语言来编程. | |
[答:zhangbin] | 使用TI的CCS5即可,支持C | [2013-7-18 11:18:42] |
[问:yuekaijun] | A/D器件采样速率和工作带宽最高能达多大?输出信号的信噪比多少? | |
[答:lihao] | AD采用速率为125MHz,理论工作带宽300M。输出信号信噪比需要结合实际的例程测试,不同例程结果会有不同。 | [2013-7-18 11:19:11] |
[问:很好笑] | 能否简要的介绍一下成功的应用案例及相对其它器件构成同一系统的优越性体现在什么地方? | |
[答:wangzhichao] | 产品刚刚推出,暂时还没有成功案例.板卡的主要方向还是支持客户做二次开发和程序验证.优越性主要在于高速的通讯连接和丰富的扩展资源 | [2013-7-18 11:20:05] |
[问:szceyve] | 你这个提供程序服务吗? | |
[答:lihao] | 板卡FPGA和DSP所有外设及接口都有相应的测试例程 | [2013-7-18 11:20:05] |
[问:nekom] | 你好,关于平台在DSP上的开发及仿真软件?是什么 | |
[答:zhangbin] | 你好,TI的CCS5即可用于开发、仿真6678 | [2013-7-18 11:20:24] |
[问:zhaoyongke2012] | DSP+FPGA整版功耗多少瓦? | |
[答:wangzhichao] | 峰值20W | [2013-7-18 11:20:47] |
[问:王小鑫] | ARM、DSP之间如何去选择? | |
[答:wangzhichao] | 根据产品需求, | [2013-7-18 11:21:15] |
[问:wyxhehe] | 这个高速信号处理有多高速?可以支持多大程度的实时处理呢? | |
[答:wangzhichao] | 10G的处理能力,实时地程度也要相应的看任务量和系统调度,DSP的处理能力应该已经到最高一级了 | [2013-7-18 11:23:02] |
[问:王小鑫] | ARM和DSP本质上是CPU,有什么不同啊 | |
[答:lihao] | ARM更加注重系统管理,DSP更加注重数字信号处理能力 | [2013-7-18 11:23:59] |
[问:xing_chang] | 有没有实际的应用案例,围绕此板开发,需要怎么的资源配置(人员)? | |
[答:wangzhichao] | 根据你的项目需求,软件工程师,硬件工程师,FPGA工程师都需要, | [2013-7-18 11:24:57] |
[问:linjun3210] | 6678的通信接口有哪些? | |
[答:lihao] | 6678与FPGA通过srio x4通信,同时外扩有千兆网口,PCIE x2接口,可以选配hyperlink接口 | [2013-7-18 11:25:34] |
[问:tianyaren311] | srio传输时,源地址为共享内存时,需要特别配置吗? | |
[答:lihao] | 只要把共享内存配置为可访问就可以 | [2013-7-18 11:26:09] |
[问:whhwc] | 8个核如何协调运行?如何仿真? | |
[答:zhangbin] | 你好。6678采用KeyStone结构,其中core0是主核,核间通讯可以通过IPC进行。每个核都可以独立仿真。 | [2013-7-18 11:27:09] |
[问:haobo] | 这么多的核,是否能做到比单核芯片效率速度的成倍增长,是否做过相关的测试. | |
[答:wangzhichao] | 这需要看程序设计,任务分配怎么处理.如果分配合理,应该可以做到各个核都充分使用 | [2013-7-18 11:29:38] |
[问:stclq] | 各个内核和FPGA的任务如何分配? | |
[答:lihao] | 这个是需要根据实际应用场合来灵活分配的,没有固定的标准,分配是否合理决定着系统能发挥怎样的效率,常规来说,需要大批量重复计算的任务建议放到FGPA,比如信号的傅里叶变幻的。一些高级的算法建议放到DSP,比如复杂控制算法等。 | [2013-7-18 11:29:40] |
[问:nekom] | 关于配置,是两个各自独立的配置系统吗? | |
[答:wangzhichao] | 独自配置 | [2013-7-18 11:30:25] |
[问:laidaihua] | 请问DSP能够跑什么样的嵌入式系统呢??Linux?Android?VXworks? | |
[答:zhangbin] | 你好,一般而言都是ARM跑系统,DSP进行数据处理 | [2013-7-18 11:31:32] |
[问:zhouxy0901] | FPGA和DSP的一起应用,跟单独用FPGA的做信号处理优势有哪些? | |
[答:lihao] | 有很多应用场合,比如视频领域的人脸识别、控制领域的模糊控制、图像处理领域的模式识别用FPGA是很难处理的,所以FPGA+DSP能够更好地进行信号处理 | [2013-7-18 11:31:36] |
[问:nekom] | 跨平台的验证是不是很难做?你们的经验是什么? | |
[答:wangzhichao] | 数据通讯正常不丢包即可,其他的验证各平台独立做即可 | [2013-7-18 11:31:48] |
[问:mayouyou] | 是否能用在机器视觉方面? | |
[答:wangzhichao] | 可以用, | [2013-7-18 11:32:21] |
[问:jwdxu2009] | 有应用在车载上应用方案吗 | |
[答:wangzhichao] | 看您的需求是什么,用在车载上做什么应用 | [2013-7-18 11:33:17] |
[问:tobn] | 功率这么高,对功耗要求的具体参数再描述一下吧。 | |
[答:lihao] | 板卡功耗跟运行的程序有很大关系,高速通信功耗会大一些。板卡功耗最大大概20w | [2013-7-18 11:33:49] |
[问:lzcx_flag] | 内存是共享的吗? | |
[答:wangzhichao] | DSP与FPGA有各自独立的内存,DSP的8个核间也有独立的存贮空间和公用的内存空间 | [2013-7-18 11:34:21] |
[问:lingf] | 调试仿真器必须用ti原装的吗?价格如何? | |
[答:wangzhichao] | 可以用SEED的560V2 仿真器,价格请联系相关销售,比原装的便宜,性能持平 | [2013-7-18 11:35:10] |
[问:fogdl] | A/D,D/A可以融入FPGA中吗? | |
[答:lihao] | 您说的融入FPGA是指在FPGA中编程吗?我们这款HPS6678在搭配HSMCADA子卡使用时,程序就是在HPS6678的FPGA中设计的。所以采集到的信号会直接进入FPGA,同时DA也由HPS6678上的FPGA直接控制 | [2013-7-18 11:36:20] |
[问:zhangzhen031388] | 李工程师你好,谢谢您的精彩演讲,最近我在研究激光投影键盘,也看到网上一些实现方法,但最后的图像处理部分是通过上位机软件,利用电脑CPU进行处理,因此不能实现无线连接,以及应用于手机平板电脑等,如果采用一款数字信号处理芯片,将图像处理后,获得按键点击位置,然后直接通过2.4G无线连接方式,与电脑以及带OTG功能的手机等连接,这样应该就可以了。这里面关键就是图像处理部分,我想向您咨询一下改款芯片是否适合该项目 | |
[答:wangzhichao] | 这个用在这个方面有些浪费了,用单核的DSP 或ARM+DSP方案足够使用了 | [2013-7-18 11:37:09] |
[问:fogdl] | 一级启动程序是DSP自带的吗? | |
[答:lihao] | TI官方的mcsdk开发包中完整的程序,我们的例程也提供了一级启动程序的使用方法 | [2013-7-18 11:37:48] |
[问:bowei181] | 8核之间是如何协调工作的?是互为备用吗?还是各做各的并行处理?之间的数据如何实现共享和交换? | |
[答:zhangbin] | Core0是主核,其它7个核均为副核。8核之间有共享内存。 | [2013-7-18 11:38:30] |
[问:coyoo] | dsp的pcie接口是跟pc通信吗?那么需要pcie的驱动程序吗?TI提供驱动程序?还是需要用户自己开发 | |
[答:wangzhichao] | TI也有相应的驱动程序,客户可以在此基础上针对自己的需求更改 | [2013-7-18 11:38:35] |
[问:cntszxb] | 英文啊?ppt咋不弄成纯中文 | |
[答:lihao] | 因为有些英文专业词汇还没有对应的中文,直接用英文是怕翻译成中文后会有歧义,之后您在查找资料时会比较麻烦 | [2013-7-18 11:39:14] |
[问:hebaigen] | 请问您的方案DSP可以8核同时并行工作吗?之间调度可以提供方案吗? | |
[答:wangzhichao] | 可以参考TI的MCSDK开发包中多核的历程 | [2013-7-18 11:39:15] |
[问:zjbhello] | 此款芯片支持XDS560仿真器吗 | |
[答:zhangbin] | 支持,不过需要在设计板卡时将JTAG接口设计成14pin或者20pin。 | [2013-7-18 11:39:26] |
[问:johnprince] | 这个能支持在线仿真吗? | |
[答:wangzhichao] | 可以支持 | [2013-7-18 11:39:33] |
[问:lpgoal] | 8核待机功耗是多少 | |
[答:lihao] | 整个板卡待机功耗大概12W | [2013-7-18 11:40:22] |
[问:王小鑫] | ccs软件不是用C++语言编写吗? | |
[答:zhangbin] | 最新的CCS都是基于Eclipse架构 | [2013-7-18 11:41:03] |
[问:f350780235] | 请问购买贵方产品,提供CCS软件最新版本是多少?之前用的510仿真器在CCS里面配置比较复杂,经常失败 | |
[答:zhangbin] | CCS软件可以在TI的官网进行下载,现在TI官网最新版本的CCS是CCS5.4.0.00091 | [2013-7-18 11:42:40] |
[问:haobo] | TI的6678从性价比来看适合做什么项目的开发, | |
[答:lihao] | 6678主要特点是性能高,比较适合需要高性能芯片的一些场合。与6678同一系列还有性能相对较低、价钱也更便宜的6671、6672、6674等,还有低功耗芯片665x系列 | [2013-7-18 11:43:24] |
[问:coyoo] | TI提供的PCIE驱动程序,既然客户可以在此基础上更改,那么请问TI网站能下到该驱动程序的源码吗?不然,用户如何进行修改呢? | |
[答:zhangbin] | 在TI网站下载MCSDK包即可。 | [2013-7-18 11:43:36] |
[主持人:ChinaECNet] | 各位网友朋友,我们的在线问答时间还有20分钟左右,由于今天的问题比较多,如果您的问题专家还没有来得及会上回复您的话,我们会在会后把答案补充完整并上传至我们中电网,请大家会后关注一下座谈的专家演讲和所有问题的回复,谢谢 | [2013-7-18 11:43:55] |
[问:lin15205812033] | 价格怎么样啊? | |
[答:lihao] | 这个您需要和销售联系一下,不同型号以及不同选配外设价格会不太相同 | [2013-7-18 11:44:57] |
[问:linjun3210] | DSP与FPGA各自独立的内存配置是多大? | |
[答:lihao] | DSP和FPGA分别有1GB的外部DDR3内存 | [2013-7-18 11:46:05] |
[问:linjun3210] | TI8核DSP+ALTERAStratixIVFPGA支持哪些通信协议? | |
[答:lihao] | DSP和FPGA之间通过SRIO x4 以及EMIF接口通信。整个板卡与外部通信协议有千兆网、PCIE、RS232以及可选配的hyperlink。有其它通信协议需求的话可以通过HSMC扩展 | [2013-7-18 11:49:15] |
[问:1029503812@qq.com] | 我想问一下这种芯片的性价比如何? | |
[答:lihao] | TMS320C6678和STRATIX IV FPGA 都属于高性能的芯片,TI和ALTERA都提供了相应的高性价比产品,ti的C6657、C6672以及ALTERA的cyclone V系列 | [2013-7-18 11:51:33] |
[问:pandengxi] | 开发板能直接用TIMCSDK和videoMCSDK上的例程吗? | |
[答:lihao] | 需要修改pdk软件包中的部分板卡相关参数,HPS6678参考例程里面有修改后的pdk软件 | [2013-7-18 11:53:21] |
[问:ezcui] | 待机功耗特高否? | |
[答:lihao] | 大概12W左右(带风扇) | [2013-7-18 11:53:57] |
[问:youzizhile] | 开发环境还是ccs? | |
[答:lihao] | DSP的开发环境是CCS5 FPGA开发环境是quartus 12.1 | [2013-7-18 11:54:44] |
[问:kakaxi_t] | 这些芯片美国不会限制出口中国吗? | |
[答:lihao] | 不会,可以买到,您可以直接联系艾睿合众销售购买芯片 | [2013-7-18 11:57:14] |
[问:lion9891] | 这个方案可以运用在LED照明产品上吗? | |
[答:lihao] | 可以用在LED总控制台,需要通过HSMC扩展相应的接口 | [2013-7-18 11:58:38] |
[主持人:ChinaECNet] | 各位网友,我们本期座谈马上就要结束了,请大家会后关注中电网本期座谈页面,查看所有问题的回复,谢谢大家的参与,期待大家下次的关注! | [2013-7-18 11:59:28] |
[问:yangbaojian] | 您所选的dsp和fpga价格不菲,对于我们在校学生来说,硬件置办是一项困难。那采取什么方法才能够有效地结合实践进行开发呢?从简单的芯片开始着手学习和研究?谢谢您 | |
[答:lihao] | 建议您可以先买一些TI和altera公司一些比较低端的芯片的开发板,熟悉一下系统开发流程,最快的方法就是通过修改开发板自带的例程来学习,修改例程是一个很快的学习方法 | [2013-7-18 12:01:30] |
[问:lzcx_flag] | SRIO速度是多少? | |
[答:lihao] | SRIO速度分为4档:1.25Gbps,2.5Gbps,3.125Gbps和5Gbps,同时即可以配置成1x,也可以配置成4x | [2013-7-18 13:25:12] |
[问:间云枫] | dsp高速处理的学习需要什么基础呢?? | |
[答:lihao] | 高速处理的学习主要有两方面,一是高速硬件设计,二是软件部分设计,高速硬件设计主要就是在电源、时钟、PCB及差分线上的一些设计,TI有相关的资料。软件部分就要针对不同外设分别学习了,比如SRIO就需要仔细看一下TI关于keystone rapidIO部分的用户手册,用户手册是最主要的资料。以上的学习需要您有数字电路以及模拟电路和C语言的一些基础 | [2013-7-18 13:31:15] |
[问:ezcui] | 有无可靠性保障? | |
[答:lihao] | 可靠性涉及到产品后期设计,我们的开发板还有涉及不到的地方,比如产品寿命和最终产品的散热设计有很大关系。所以您如果想要提高最终产品的可靠性,还要在机壳设计,散热设计、防静电设计等方面加以研究 | [2013-7-18 13:35:58] |
[问:ezcui] | 数据吞吐量能有多大? | |
[答:lihao] | DSP和FPGA之间的通信速率最高可以达到5Gbps x4 | [2013-7-18 13:37:42] |
[问:间云枫] | fpga的处理和dsp的处理最大的差异是什么? | |
[答:lihao] | FPGA设计更加灵活,数据处理效率更高,但是不能处理复杂的算法,DSP在处理复杂算法方面更有优势 | [2013-7-18 13:41:02] |
[问:间云枫] | 对于FPGA的VHDL语言编程学习有什么好方法? | |
[答:lihao] | 现在FPGA编程主要语言是verilog,altera官方例程里大部分都是verilog,所以建议用verilog语言开发FPGA。两种语言学习起来差不多,规则都很简单,关键在逻辑设计,多看一些官方例程的逻辑,里面有很多巧妙的设计可以参考 | [2013-7-18 13:46:03] |
[问:szgwm] | 开发工具怎么获得?芯片价格? | |
[答:lihao] | FPGA下载器usb-blaster市面上都可以买到,DSP仿真器SEED-XDS560V2可以直接联系艾睿合众销售,芯片价格跟购买量会有关系,您也可以跟艾睿合众销售直接联系询问 | [2013-7-18 13:50:05] |
[问:gq__love] | 最高处理速率能达到多少?低功耗效果如何。 | |
[答:lihao] | DSP C6678有两个型号,最高速率分别是1G和1.25G。这个开发板不是针对的低功耗场合的应用,TI有同架构的C6657是低功耗的芯片,altera有cyclone V系列是低功耗芯片 | [2013-7-18 13:52:32] |
[问:smart_show] | 有没有在控制领域的应用案例? | |
[答:lihao] | 这款开发板是新产品,目前还没有大面积使用。但是设计方案里是包括控制领域的 | [2013-7-18 13:55:39] |
[问:wsnwp520] | 请问下如何用dsp解调振动或位移信号 | |
[答:lihao] | 如果这个振动和位移信号是数字信号的话可以通过FPGA HSMC接口接收然后传送给DSP,具体如何解调您就需要参考具体信号的说明了,我们现在还没有具体应用的研究 | [2013-7-18 14:05:12] |
[问:lingf] | 采用哪种开发软件?免费吗? | |
[答:lihao] | FPGA采用quartus 12.1,DSP采用CCS5.2,altera和TI都有提供免费版的软件 | [2013-7-18 14:06:16] |
[问:ljpbskl] | 您好:1.DSP与ALTERA通信的最高速率能够达到多少,最好是实际测试数据。 2.这款DSP的8核处理器在中国国内是否能够购买到,我买DSP的时候很多芯片都无法买到。 | |
[答:lihao] | 1、DSP和FPGA最高通信速率5Gbps x4,实际有效数据率能达到一半以上2、您购买DSP也可以直接联系艾睿合众的销售 | [2013-7-18 14:08:23] |
[问:lxh0wj] | 您好,请问如果一片6678外挂两个网络,两个网络都是带PHY芯片外接网口的,不是EVM板上那样一片接网口,一片引出脚那样,MDIO如何接线,一片6678还需要用TI推荐的电源管理模块吗,谢谢 | |
[答:lihao] | 直接把两组phy的MDIO都接到DSP的MDIO上。一片6678也建议用TI推荐的电源管理模块,因为有些电源功率调节功能。 | [2013-7-18 14:11:09] |
[问:romeo0108] | 用什么开发软件,使用收费么 | |
[答:lihao] | FPGA使用quartus12.1 开发,DSP使用CCS v5开发,altera和TI都提供了免费版的软件 | [2013-7-18 14:12:32] |
[问:xinhurenfengsl] | 高速处理怎么解决信号相互干扰问题? | |
[答:lihao] | 目前我们这款开发板上还没有遇到信号干扰的问题,如果您是自己设计板卡,在PCB布局上需要多注意一些 | [2013-7-18 14:14:27] |
[问:lpgoal] | 整个方案板上面积多大 | |
[答:lihao] | 板卡尺寸:111.2 x 250mm | [2013-7-18 14:15:15] |
[问:ezcui] | 有无可靠性保障?? | |
[答:lihao] | 可靠性涉及到产品后期设计,我们的开发板还有涉及不到的地方,比如产品寿命和最终产品的散热设计有很大关系。所以您如果想要提高最终产品的可靠性,还要在机壳设计,散热设计、防静电设计等方面加以研究 | [2013-7-18 14:16:07] |
[问:f350780235] | SRIO协议和HPI接口功能类似,都是FPGA将数据读写到DSP的RAM中。贵方开发板上DSP和FPGA之间有HPI16/32接口吗?速度如何? | |
[答:lihao] | 我们的板卡上是没有HPI接口的,因为这一代的DSP都没有这个接口了 | [2013-7-18 14:18:06] |
[问:tobn] | 产生的温度范围?需要格外考虑配置散热问题? | |
[答:lihao] | 我们的产品属于开发板性质,还没有像最终产品一样的散热设计。如果是最终产品,芯片温度和散热方式的选择及机壳设计都有关系。DSP的功耗比较大,发热也比较大,需要重点考虑,比如说最好采用风扇散热 | [2013-7-18 14:22:27] |
[问:coyoo] | pcie的驱动程序有了,那么有没有给客户提供简单的测试应用程序呢? | |
[答:lihao] | 我们提供了DSP的PCIE启动程序,TI官方有提供关于PCIE的更详细的例程 | [2013-7-18 14:24:47] |
[问:1029503812@qq.com] | 现在的芯片都在追求高性能、低功耗,请问此芯片在这方面做的怎么样呢? | |
[答:lihao] | 这个开发板追求的是最高的性能,TI有提供同系列的低功耗芯片C6657,Altera也提供了低功耗FPGA cyclone V系列 | [2013-7-18 14:26:17] |
[问:ezcui] | DSP与FPGA有无各自独立的内存? | |
[答:lihao] | DSP和FPGA有各自独立的外部DDR3,分别有1GB | [2013-7-18 14:26:52] |
[问:ezcui] | 有无车载应用方案? | |
[答:lihao] | 目前车载应用方案需要根据实际情况设计相应的HSMC子卡就可以使用 | [2013-7-18 14:29:18] |
[问:superjintao] | 6678的热设计有什么特别需要注意的地方吗? | |
[答:lihao] | 建议最好用散热片加风扇的方式,如果实在不能用风扇,散热片需要做得很大,而且散热块、导热胶都要选导热系数比较高的 | [2013-7-18 14:34:33] |
[问:hjf2002] | 请问怎样能够使用FPGA采集的多个ADC数据流分配到8核DSP做算法处理,特别是在超声的RF信号处理上,艾睿合众有没有类似的解决方案。 | |
[答:lihao] | 只要通过SRIO把数据发送到提前设定好的内存区域里,让每个核去固定地方取数据就可以了。目前,这块板卡我们还没有开发具体的应用方案 | [2013-7-18 14:39:19] |
[问:szceyve] | 请问这个方案在监控摄像机上面是否有用到? | |
[答:lihao] | 目前这款HPS6678是属于开发板性质的,我们没有针对具体的应用做设计,需要客户根据自己的需求进行软件开发。这款开发板可以通过扩展HSMC子卡方式用到监控摄像系统上 | [2013-7-18 14:41:27] |
[问:sjf4437] | 医疗行业有使用吗? | |
[答:lihao] | 目前这款HPS6678是属于开发板性质的,我们没有针对具体的应用做设计,需要客户根据自己的需求进行软件开发。这款开发板可以通过扩展HSMC子卡方式用到医疗设备上 | [2013-7-18 14:42:07] |
[问:cy301] | 有哪些新技术新应用 | |
[答:lihao] | 目前这款HPS6678是属于开发板性质的,我们没有针对具体的应用做设计,需要客户根据自己的需求进行软件开发。凡是涉及到高速数字信号处理的地方都可以使用 | [2013-7-18 14:42:55] |
[问:tianyaren311] | 两个6678之间使用srio通讯,源地址和远端地址,指定为L2空间的地址,连续运行,程序运行正确,当源地址或者远端地址指定到共享内存,程序就错误了,请问可能什么原因? | |
[答:lihao] | 如果是多核应用的话,共享内存需要手动维护,如果是单核应用的话应该只要把共享内存配置成可读写就行 | [2013-7-18 14:45:31] |
[问:dancai] | DSP+FPGA组合方案如何用来适合客户的多种需要?你们卖给客户的是什么? | |
[答:lihao] | 主要通过HSMC扩展子卡的方式来应用在不同场合。我们提供的是一个高速数字信号处理平台。 | [2013-7-18 14:47:10] |
[问:sjf4437] | 跨平台使用,需要两套编程设备吗? | |
[答:lihao] | FPGA需要quartus 12.1 及下载器altera usb blasterDSP需要CCS5.2及仿真器seed-XDS560v2 | [2013-7-18 14:49:36] |
[问:greatsino] | 该DSP最多支持几通道? | |
[答:lihao] | DSP与FPGA之间通过4通道的SRIO相连 | [2013-7-18 14:50:33] |
[问:gxjao] | 目前此方案怎么定位,主要应用于哪些方面,价格方面有没有优势,可靠性等方面如何,有没有工业级宽温解决方案? | |
[答:lihao] | 此方案定位高端市场,所以与高速数字信号处理相关的都可以使用。我们的产品属于开发板性质,还没有像最终产品一样做可靠性及针对特定场合的散热设计。 | [2013-7-18 14:55:36] |
[问:linjun3210] | TMS320C6678的板载内存是多少? | |
[答:lihao] | DSP和FPGA各自有独立的1GB内存 | [2013-7-18 14:56:09] |
[问:fogdl] | 本板采用了sys/bios吗? | |
[答:lihao] | 例程里有与sys/bios相关的例程,比如千兆网例程 | [2013-7-18 14:57:26] |
[问:lingf] | 功耗如何?需要加散热器吗? | |
[答:lihao] | 最大功耗大概20W,我们开发板上配有散热器和风扇 | [2013-7-18 14:58:45] |
[问:LYNNXA] | 目前艾睿合众提供几种扩展子卡? | |
[答:lihao] | 现在我们提供HSMCADA子卡,125MHz双路AD输入及900MHz单路DA输出 | [2013-7-18 15:00:04] |
[问:dsoyy] | 主要神队的是什么行业应用? | |
[答:lihao] | 高速通信系统、多媒体系统、高级测量系统、医疗系统、高清图像处理,所有与高速数字信号处理的都可以使用 | [2013-7-18 15:01:15] |
[问:deangreen] | 无rapidio接口? | |
[答:lihao] | srio就是rapidio接口,最高速率5G x4 | [2013-7-18 15:03:34] |
[问:fogdl] | FPGA与DSP通过什么总线通讯?FPGA有相应的IP吗?[答:王志超]SRIOemif,有IP核问:这里的IP核是哪里提供的,需要付费吗? | |
[答:lihao] | 这个您可以跟我们销售人员联系 | [2013-7-18 15:05:15] |
[问:kakaxi_t] | 这些芯片在中国可以销售吗? | |
[答:lihao] | 可以销售,您可以直接联系艾睿合众销售人员 | [2013-7-18 15:05:50] |
[问:linjun3210] | 在高清视频处理方面有什么优势没有? | |
[答:lihao] | 通过5G x4 SRIO协议将TI DSP与ALTERA FPGA互联,集成了DSP与FPGA各自的优势,拥有了更加灵活的高速数字信号处理能力。在高清视频处理方面,用户可以根据FPGA和DSP的特点以及处理任务的类型,将任务分配给DSP和FPGA,让二者处理自己擅长的任务,从而提高整个系统的处理能力 | [2013-7-18 15:12:17] |
[问:coyoo] | 这个dsp带PCIE接口?同时FPGA也可以带PCIE接口,请问实际应用的时候假如需要PCie接口进行数据吞吐,应该如何抉择? | |
[答:lihao] | 需要看数据流向,比如数据通过PCIE进入板卡之后首先需要做很多的复杂计算,就可以选DSP的PCIE,如果进入板卡之后需要做很多任务重复,数据率大的处理,就可以选FPGA的PCIE接口 | [2013-7-18 15:15:18] |
[问:hlmwf1314] | FPGA和DSP之间如何通讯的? | |
[答:lihao] | 通过SRIO协议通信,速率最高达5Gbps x4 | [2013-7-18 15:16:29] |
[问:johnprince] | 电机控制的应用前景怎么样? | |
[答:lihao] | 主要用在一些复杂运动控制系统上,比如多自由度平台,以及一些复杂控制算法实验平台等等 | [2013-7-18 15:18:07] |
[问:LYNNXA] | 提供的测试例程是单核DSP还是多核或者8核? | |
[答:lihao] | 我们针对DSP接口的程序主要都是单核的,TI有提供部分多核程序开发的例程 | [2013-7-18 15:19:35] |
[问:sjf4437] | DSP2812+FPGA,可以吗? | |
[答:lihao] | 可以,只是2812没有SRIO接口,只能通过其他低速接口通信,所以您在选FPGA时可以选一款低端一些的 | [2013-7-18 15:21:57] |
[问:c.wmi] | 请问:怎样获取贵公司的此芯片及资料? | |
[答:lihao] | 芯片您都可以直接联系艾睿合众的销售,芯片资料在TI和ALTERA的官网也可以下载到 | [2013-7-18 15:24:05] |
[问:nekom] | 面对,两种不同器件的开发,如何整合开发平台,有完整仿真及测试环境? | |
[答:lihao] | 两种器件需要不同的开发环境,FPGA需要quartus 12.1 ,DSP需要CCS v5,两者是独立的 | [2013-7-18 15:25:41] |
[问:tianyaren311] | 两个6678DSP之间使用srio通讯,源地址和远端地址,指定为L2空间的地址,连续运行,程序运行正确,当源地址或者远端地址指定到共享内存,程序就错误了,请问可能什么原因? | |
[答:lihao] | 如果是多核应用的话,共享内存需要手动维护,如果是单核应用的话应该只要把共享内存配置成可读写就行 | [2013-7-18 15:29:27] |
[问:gq__love] | 板卡外设都有哪些 | |
[答:lihao] | 除了必须的EEPROM、FLASH等,FPGA和DSP各自有都1GB的DDR3、两个千兆网口,一个RS232串口,DSP还有有一个PCIE x2接口,FPGA有3个HSMC接口, | [2013-7-18 15:33:06] |
[问:linjun3210] | TI8核DSP+ALTERAStratixIVFPGA开发板的通信接口有哪些? | |
[答:lihao] | DSP和FPGA直接通过SRIO x4相连,DSP和FPGA各自扩展有两个千兆网口、一个RS232串口,DSP有一个PCIEx2接口,FPGA有三个HSMC接口 | [2013-7-18 15:35:34] |
[问:zh_angei] | 在那又板卡买 | |
[答:lihao] | 您可以直接联系艾睿合众的销售人员 | [2013-7-18 15:37:54] |
[问:tobn] | 支持哪些开发程序 | |
[答:lihao] | DSP端:LED测试例程、UART测试例程、Gbit PHY测试例程、DDR3测试例程、FLASH启动例程、PCIe启动例程FPGA端:LED测试例程、UART测试例程、Gbit PHY测试例程、DDR3测试例程 | [2013-7-18 15:40:55] |
[问:nekom] | 如何能快速运用到高速视频图像处理上,有无免费IP资源等?比如基如高分辨率的超清图像传输压缩,编解码,图像色、像素处理等方面。 | |
[答:lihao] | TI的软件开发包里提供了与图像处理相关的库函数,您可以参考看是否能满足您的要求 | [2013-7-18 15:43:34] |
[问:ezcui] | 有哪些主要特点及优势? | |
[答:lihao] | 高端双CPU处理器:拥有最高10GHz主频的超强TI 八核DSP、拥有36个高速transceivers模块的Altera StratixⅣ GX高端FPGADSP与FPGA之间的高速接口:高速串行接口 SRIO(5G x4)灵活的通用扩展接口:HSMC可根据用户需求设计不同高速接口 | [2013-7-18 15:45:32] |
[问:c.wmi] | 请问:Ti8核DSP+IV FPGA高速数字数字信号处理与以往的信号处理优胜点体现在那些方面? | |
[答:lihao] | 通过5G x4 SRIO协议将TI DSP与ALTERA FPGA互联,集成了DSP与FPGA各自的优势,拥有了更高性能和更加灵活的高速数字信号处理。充分发挥DSP与FPGA的优势。 | [2013-7-18 15:46:18] |
[问:csusrh] | Seed和艾睿是一家公司吗? | |
[答:lihao] | http://www.seeddsp.com/about.php?aid=30&id=108这个是关于艾睿合众的介绍,艾睿合众前身是合众达电子,2012年美国艾睿电子完成对合众达的收购后,合众达更名艾睿合众,英文名:ARROW SEED | [2013-7-18 15:47:30] |
[问:albertddd] | 请问:各个内核之间是程序运行时如何通信的? | |
[答:lihao] | 可以采用多种通讯手段,如:使用消息机制及共享内存进行通讯 | [2013-7-18 15:54:57] |
[问:stclq] | FPGA和DSP之间数据如何传输? | |
[答:lihao] | FPGA和DSP之间通过SRIO来进行通讯,最高速度可达5GHz x4 | [2013-7-18 15:55:39] |
[问:113zhang] | 目前此处理方案的成本大概是多少 | |
[答:lihao] | 因为我们扩展有很多外设,以及很多时钟,如果您自己设计板卡的话,可以通过减少外设来降低成本 | [2013-7-18 16:06:39] |
[问:linger223] | 能支持多大的数据吞吐量? | |
[答:lihao] | FPGA 与DSP之间最高可以做到4x5G的数据吞吐.两者都有千兆网接口,DSP有PCIE接口 | [2013-7-18 16:10:45] |
[问:liang-1011] | 方案有哪些主要特点及优势? | |
[答:lihao] | 通过5G x4 SRIO协议将TI DSP与ALTERA FPGA互联,集成了DSP与FPGA各自的优势,拥有了更高性能和更加灵活的高速数字信号处理。充分发挥DSP与FPGA的优势。 | [2013-7-18 16:19:08] |
[问:stclq] | 可以集成arm软核吗? | |
[答:lihao] | 目前altera官方没有提供,altera FPGA内可以集成nios 2软核 | [2013-7-18 16:20:19] |
[问:nekom] | 我司为做视频处理的设计,想用于数字视频处理设备上使用,有无类似方案 | |
[答:lihao] | 您可以考虑艾睿合众的6467方案和8168方案 | [2013-7-18 16:20:54] |
[问:fengye5340] | 对于DSP和FPGA之间的高速通信如何实现速度的匹配? | |
[答:lihao] | 配置在同一模式、速率即可 | [2013-7-18 16:23:13] |
[问:ezcui] | 能否应用到安防监控系统中? | |
[答:lihao] | 可以的,需要根据外部需要接什么设备来扩展相应的HSMC子卡就可以了,比如需要接视频信号,扩展HSMC视频子卡就可以,另外艾睿合众的DVS8168也可以用在安防监控系统 | [2013-7-18 16:33:27] |
[问:fogdl] | 能透露一下本款开发板的开发成本和开发周期吗? | |
[答:lihao] | 因为6678是TI的新产品,所以我们在开发过程中遇到不少bug,这个会影响开发周期。另外开发周期和开发人员是否熟悉FPGA和DSP开发流程以及高速信号的设计有很大关系。开发成本涉及到的比较多,我们也不好计算 | [2013-7-18 17:38:27] |
[问:xinwu123] | 主频10GHz怎么计算的?单核浮点dsp一般都是在300MHz,即使8核同时工作也才几个GHz,其次多核其实把片上缓存给均分了,数据吞吐能力并不能达到8倍,再次8核是共享外部总线,存在总线竞争怎么解决?合众达有八核仿真器么?560v2支持么? | |
[答:lihao] | 你好。560v2支持6678,所有厂家都没有八核仿真器。DSP8个核,每个核最高1.25G,所以10GHz是理论最高值。每个核都有自己独立的缓存。teranet总线架构能够很好解决数据吞吐能力及竞争的问题,同时,DSP内部有专门用于解决竞争问题的semaphore模块,您可以看一下相应的资料 | [2013-7-18 17:38:52] |
[问:fogdl] | 能讲讲fpga的8个处理器在本系统上的分配策略和方式吗? | |
[答:lihao] | 您是指DSP的8个处理器吗?可以用0核作为主核调度其他7个核的运行状态,也可以将8个核设计成消息处理运行机制,即muticore navigator接收到消息后,自动分配给各个核让他们去处理 | [2013-7-18 17:59:26] |
[问:linghz] | 请问有哪些成功案例? | |
[答:lihao] | 目前我们的开发板是新产品,现在买到产品的客户也在二次开发过程中 | [2013-7-18 18:02:39] |
[问:laidaihua] | 如果想让FPGA和DSP共用串行FLASH存放Boot代码,但FPGA的加载速度比较慢,但FPGA未加载起来的话DSP的外围逻辑就跑不起来,DSP的Boot也会受到影响,请问该如何解决呢?? | |
[答:lihao] | 可以通过上电顺序来解决,比如说等FPGA程序加载完之后再给DSP上电,或者在FPGA程序加载完之前,将DSP置成reset状态 | [2013-7-19 10:21:44] |
[ 最近 10 条问答 ] [ 全部发言 ] |
合众达电子(SEED)成立于1995年,作为国内唯一具有美国TI公司授予的DSP Product Reseller和Third Party双重资质的公司,SEED走过了20年稳健而辉煌的历程,一直引领着DSP 技术在国内的推广和应用,是国内唯一一家可提供DSP 软硬件产品、技术支持、解决方案和元器件供应一条龙服务的专业化公司;SEED产品已占据相关市场的主导地位,合众达品牌已在用户心中牢牢树立。
2012年1月美国Arrow Electronics Inc.(艾睿电子)正式完成了对合众达国际有限公司的收购,公司更名为艾睿合众(ArrowSEED)。从此ArrowSEED将同时具有Arrow Asia多达200条以上的产品线。SEED品牌将翻开崭新篇章。